5G固定无线接入阵列与RF前端的权衡取舍(下)

分享到:

上篇:
 
接上篇,本文我们将继续介绍实现用于基站收发信机(BTS)的混合波束成型技术与全数字波束成型技术的射频前端(RFFE)组件,并还讨论专用于5G FWA市场的GaN-on-SiC前端模块(FEM)设计。
 
前端半导体选项
 
RFFE技术选项取决于系统的EIRP和G/NF要求。这两者都由波束成型增益确定,而波束成型增益则由阵列大小确定。为说明这一点,图1显示了每个信道所需的平均PA功率(PAVE)与实现65dBm EIRP的均匀矩形阵列的阵列大小和天线增益之间的关系。该图上添加了最适合每种半导体技术的功率范围指示。功率限值根据每项技术的基准进行设置,从而避免采用会降低组件可靠性或效率的外来功率合成或方法。随着阵列大小变得越来越大(超过512个有源单元),每个单元的功率将变得足够小,以便使用SiGe,然后SiGe可集成至核心波束成型器RFIC中。相反,如果前端采用GaN技术,则实现相同EIRP所需的信道数减少到1/8至1/16。
 
1
图1:优化RFFE技术与阵列大小的关系。
 
 
系统功耗
 
对于可实现64dBm EIRP的阵列,图2分析了波束成型器加前端的总PDISS与每个子阵列面板的有源单元数量之间的关系。因为误差向量幅度(EVM)决定了前端可实现的功率回退和效率,所以图中显示了对应于不同EVM水平的PDISS。我们假设每个波束成型器分支的功耗为190mW,即市场上核心波束成型器的典型功耗。图中最右边的系统代表完全采用SiGe的解决方案,该解决方案采用512个单元,每个单元的输出功率为2dBm,功耗约为100W。从右到左,单元的数量越来越少,每个信道的PAVE越来越高,且PDISS被优化到波束成型增益开始快速下降,同时保持EIRP迅速提升的那一点。功耗曲线的小幅变化代表前端从单级设计过渡到二级和三级设计以提供足够增益的位置。随着级数的递增,效率开始下降,而功耗开始增加。
 
2
图2:64dBm EIRP的系统功耗与阵列大小以及EVM的关系。
 
具有大约128个单元和一个二级14dBm输出PA(24dBm P1dB)的阵列专用于优化系统PDISS,且无需考虑复杂性或成本,因此勘称最佳选择。然而,如果我们设法优化PDISS预算低于100W时的成本、复杂性和产量,最好选择48至64个采用三级GaN PA且平均输出功率为20至23dBm的有源信道,具体取决于EVM目标。图16所示趋势是PA效率越低,随之波束成型器的效率则也越低。换句话说,选择将阵列大小增加8倍以实现完全采用SiGe的解决方案要付出一定的代价,因为输入信号被分为更多条路径,且需要使用线性偏置型耗电器件将信号放大。
 
成本分析
 
相控阵的成本包括RF组件、印刷电路板材料和天线成本。采用化合物半导体前端可将阵列大小立即减少到1/8,同时PDISS不会增加。即使采用较低成本的印刷天线技术,也可以大大节省昂贵的天线基板材料成本。考虑到组件成本,目前采用4英寸晶圆制成的150nm GaN-on-SiC,每平方毫米成本仅为8英寸130nm SiGe的4.5倍。随着6英寸GaN生产线开始实现大批量生产,GaN的成本会降至SiGe的3倍。表3简要说明了这两种技术的假设和相对原始裸片成本比较。采用高功率密度型化合物半导体(如采用6英寸晶圆制成的GaN)时,可将完全采用SiGe的架构原始裸片成本降低35%。虽然每个组件的硅技术成本较低,但整个系统的成本明显更高。
 
GaN前端模块
 
为了验证适用于毫米波FWA阵列的GaN FEM概念,Qorvo着手设计功率最高、NF最低且可用于37至40GHz频段的FEM。为支持集成式发射/接收阵列的发展趋势,前端包括一个PA、集成式T/R开关和一个噪声系数较低的LNA。该模块具有足够的增益,可由核心波束成型器RFIC驱动,典型驱动电平为2dBm。通过进行与图2类似的分析,我们将FEM的PAVE选择为23dBm,并通过分析支持ACPR≥33dBc回退线性度、EVM≤4%以及一个400MHz正交频分复用(OFDMA)波形所需的裕量,确定了PSAT。
 
一个关键设计决策是确定使用GaAs或GaN还是结合使用这两者。GaAs PA的裸片尺寸使FEM无法满足39GHz频段下3.75mm这个严苛的格栅间距要求。在输出功率相当的情况下,GaN PA的裸片尺寸只有GaAs PA的1/4,同时不会降低增益,且效率稍有提高。考虑到采用LNA, 我们选择了90nm GaAs PHEMT工艺,因为它的NF略占优势。然而,在考虑使用额外的焊线和50Ω匹配网络后,其净改进只是几个十分之一dB。经过权衡分析我们得出,最好继续采用允许PA、LNA和T/R开关进行相互匹配的单片GaN设计。这样的设计风险更低,更易于装配和测试,且可采用尽可能紧凑的MMIC。系统热分析表明,GaN-on-SiC提供的更高结温对于被动冷却式阵列至关重要。
 
如图3所示,39GHz FEM将两个多功能GaN MMIC集成至一个嵌入散热板的空腔表贴封装中,使得封装大小可以满足39GHz频段下的阵列单元间距要求。每个GaN MMIC包含一个三级线性PA、三级LNA和一个低损耗高线性度SPDT开关。FEM覆盖37.1至40.5GHz频段,并可实现23dBm的平均输出功率,从而支持256-QAM EVM电平和24dB发射增益。在接收模式下,NF为4.1dB,接收增益为16dB。封装尺寸为4.5mm×6.0mm×1.8mm。
 
3
图17:集成式39GHz GaN前端MMIC – 特意模糊图(a)、双信道FEM(b)和封装(c)。
 
总结
 
FWA商业化很快就会实现,原因在于低成本频谱资源丰富、早期监管和标准制定工作得当,并且运营商有机会快速开拓一个新市场。剩下的挑战是要有可用的设备能够以合理成本闭合链路。业界正在摸索采用混合波束成型架构和全数字波束成型架构。这些架构可充分利用不同商用半导体工艺的各自优势。在任一种架构中使用GaN前端都可以帮助运营商和制造商实现高EIRP目标,同时最大限度地减少成本、复杂性、尺寸和功耗。为了证明可行性,Qorvo开发了一个基于高度集成GaN-on-SiC T/RMMIC的39GHz FEM,并正在开发可在适用于5G系统的其他毫米波频段中使用的类似FEM。
继续阅读
5G时代手机射频前端应该如何去设计?

伴随着5G移动通信、物联网、云计算、人工智能等新技术和新业态的蓬勃发展,全球集成电路产业正迈入新一轮的重大转型和变革期,中国集成电路产业发展面临着新的机遇和挑战。

射频前端兵家必争之地:滤波器

随着移动设备功能越来越强大,支持的网络频段越来越多,射频前端模块成了移动设备中不可缺少的一部分。而射频前端模块里很重要的组成部分便是滤波器,这也成了各个厂家必争的一个战略点。

半导体行业风云突变,Qorvo能否占得一席之地?

物联网革命带来了诸多显著影响,其中之一便是整合了数十年来各自独立发展的各种技术生态系统。物联网是一个规模巨大的超级系统,它通过庞大的网络将数据从边缘节点收集到云/数据中心并又将数据传回边缘节点,我们目前所设计的任何系统最终都会与任何其他正在设计的系统相连接。其所需的通信范围之广几乎不可思议,而且大部分的通信都采用无线方式,越接近边缘越是如此。

备战5G商用,射频前端如何设计?

世界杯激战正酣,2018世界移动大会-上海也在此期间完美结束。由于紧随5G SA标准制定完成,本届MWCS就像是一场开幕式,产业链全面拉开了5G商用序幕。

5G临近,射频前端市场会发生什么变化?

7月3日消息,继第五代移动通信技术标准(5G NR)独立组网功能冻结后,短短半个月时间,国内三大运营商、移动芯片厂商和手机厂商等各方面均在加快5G商用部署的脚步,为5G手机的到来打下坚实基础。