高频电路高速电路,还在傻傻分不清吗?

分享到:

对高频和高速电路没有严格的区分,仅仅是针对不同的设计问题,人为划分的一个大概的范畴。以下是我以前整理的一些理解。
 
高速电路”已经成为当今电子工程师们经常提及的一个名词,但究竟什么是高速电路?
 
这的确是一个“熟悉”而又“模糊”的概念。
 
而事实上,业界对高速电路并没有一个统一的定义,通常对高速电路的界定有以下多种看法:有人认为,如果数字逻辑电路的频率达到或者超过45MHZ-50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路;
 
也有人认为高速电路和频率并没有什么大的联系,是否高速电路只取决于它们的上升时间;还有人认为高速电路就是我们早些年没有接触过,或者说能产生并且考虑到趋肤效应的电路;更多的人则对高速进行了量化的定义,即当电路中的数字信号在传输线上的延迟大于1/2上升时间时,就叫做高速电路。最后的定义为大部分设计者所接受。
 
此外,还有一个容易产生混淆的是“高频电路”的概念,“高频”和“高速”有什么区别呢?
 
对于高频,很多人的理解就是较高的信号频率,虽然不能说这种看法有误,但对于高速电子设计工程师来说,理解应当更为深刻,我们除了关心信号的固有频率,还应当考虑信号发射时同时伴随产生的高阶谐波的影响,一般我们使用下面这个公式来做定义信号的发射带宽,有时也称为EMI发射带宽:
F=1/(Tr*π), F是频率(GHz);Tr(纳秒)指信号的上升时间或下降时间。
 
通常当 F>100MHz的时候,就可以称为高频电路。所以,在数字电路中,是否是高频电路,并不在于信号频率的高低,而主要是取决于上升沿和下降沿。根据这个公式可以推算,当上升时间小于3.185ns左右的时候,我们认为是高频电路。
 
总的说来,如果一定要给“高速电路”和"高频电路”比较出一个区别来,那就是高速电路主要看信号的上升/下降时间和传输线延迟的关系,当然可能是大于1/2上升时间,也可能是1/4、1/6或1/8,根据不同的应用而定。 而对于高频电路的定义,主要看其边沿产生的频谱,是信号本身的特征,而不考虑传输线的因素。当然发射带宽是超过100M、500M、还是1GHz,这个也没有严格的定义,根据不同的应用而定。
继续阅读
如何设计一种电路让在200 ns内开启或关闭RF源?

在脉冲雷达应用中,从发射到接收操作的过渡期间需要快速开启/关闭高功率放大器 (HPA)。典型的转换时间目标可能小于1 s。传统上,这是通过漏极控制来实现的。漏极控制需要在28 V至50 V的电压下切换大电流。已知开关功率技术可以胜任这一任务,但会涉及额外的物理尺寸和电路问题。在现代相控阵天线开发中,虽然要求尽可能低的SWaP(尺寸重量和功耗),但希望消除与HPA漏极开关相关的复杂问题。

也谈去耦电容

- 何谓正确去耦?有何必要性? - 实际电容及其寄生效应 - 去耦电容类型 - 局部高频去耦建议 - 由LC去耦网络构成的谐振电路 - 不良去耦技术对性能的影响

基于UHF RFID标签芯片PIE解码电路的实现方案

对于标签芯片,降低系统时钟频率是降低功耗、提高通讯距离的最有效手段。首先从理论上按照一种等效判决方法推导出PIE解码电路的更低时钟频率,提出了一种低时钟频率下基于ISO 18000-6 TYPE C协议的UHF RFID标签芯片解码电路的实现方案。设计的解码电路大幅度降低了标签芯片解码电路功耗,提高了标签响应灵敏度。

柔性电子将会带来怎样的反响?

如果我们能掌握机遇、克服仅存的挑战,柔性电子技术可望在接下来五年迎接最令人兴奋的进展!

【案例分析】如何使用接地解决地环路干扰传导骚扰

摘要:良好的接地设计不仅能保证电路内部互不干扰,而且可以减少电路的干扰发射,接地技术是解决电磁兼容问题的常用技术,成本低效果明显。然而,不恰当的接地方式也会给电路引入干扰,如地环路干扰。本文介绍电机控制器传导发射整改过程中遇到的地环路干扰案例,希望给后续EMC设计与整改带来经验和帮助。