轻轻松松让你学会阻抗匹配原理和方法

分享到:

阻抗匹配(Impedance matching)是微波电子学里的一部分,主要用于传输线上,来达至所有高频的微波信号皆能传至负载点的目的,几乎不会有信号反射回来源点,从而提升能源效益。

阻抗匹配有两种,一种是透过改变阻抗力(lumped-circuit matching),另一种则是调整传输线的波长(transmission line matching)。

要匹配一组线路,首先把负载点的阻抗值,除以传输线的特性阻抗值来归一化,然后把数值划在史密斯图上。

改变阻抗力
把电容或电感与负载串联起来,即可增加或减少负载的阻抗值,在图表上的点会沿着代表实数电阻的圆圈走动。如果把电容或电感接地,首先图表上的点会以图中心 旋转180度,然后才沿电阻圈走动,再沿中心旋转180度。重复以上方法直至电阻值变成1,即可直接把阻抗力变为零完成匹配。

阻抗匹配:简单的说就是「特性阻抗」等于「负载阻抗」。

调整传输线
由负载点至来源点加长传输线,在图表上的圆点会沿着图中心以逆时针方向走动,直至走到电阻值为1的圆圈上,即可加电容或电感把阻抗力调整为零,完成匹配。

   阻抗匹配则传输功率大,对于一个电源来讲,单它的内阻等于负载时,输出功率最大,此时阻抗匹配。最大功率传输定理,如果是高频的话,就是无反射波。 对于普通的宽频放大器,输出阻抗50Ω,功率传输电路中需要考虑阻抗匹配,可是如果信号波长远远大于电缆长度,即缆长可以忽略的话,就无须考虑阻抗匹配 了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损 失。高速PCB布线时,为了防止信号的反射,要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为 100欧姆,只是取个整而已,为了匹配方便.

  阻抗从字面上看就与电阻不一样,其中只有一个阻字是相同的,而另一个抗字呢?简单地说,阻抗就是电阻加电抗,所以才叫阻抗;周延一点地说,阻抗就是电 阻、电容抗及电感抗在向量上的和。在直流电的世界中,物体对电流阻碍的作用叫做电阻,世界上所有的物质都有电阻,只是电阻值的大小差异而已。电阻小的物质 称作良导体,电阻很大的物质称作非导体,而最近在高科技领域中称的超导体,则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以 外,电容及电感也会阻碍电流的流动,这种作用就称之为电抗,意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗,简称容抗及感抗。它们的计量单 位与电阻一样是欧姆,而其值的大小则和交流电的频率有关系,频率愈高则容抗愈小感抗愈大,频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度 的问题,具有向量上的关系式,因此才会说:阻抗是电阻与电抗在向量上的和。

  阻抗匹配是指负载阻抗与激励源内部阻抗互相适配,得到最大功率输出的一种工作状态。对于不同特性的电路,匹配条件是不一样的。

  在纯电阻电路中,当负载电阻等于激励源内阻时,则输出功率为最大,这种工作状态称为匹配,否则称为失配。

  当激励源内阻抗和负载阻抗含有电抗成份时,为使负载得到最大功率,负载阻抗与内阻必须满足共扼关系,即电阻成份相等,电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。

史密斯图(Smith chart)是一款用于电机与电子工程学的图表,主要用于传输线的阻抗匹配上。一条传输线 (transmission line)的阻抗(impedance)会随其物理长度而改变,要设计一套阻抗匹配(Impedance matching)的电路,需要通过不少繁复的计算程序,史密斯图的特点便是省却一些计算程序。

该图表是由菲利普•史密斯(Phillip Smith)于1939年发明的,当时他在美国的RCA公司工作。史密斯曾说过,「在我能够使用计算尺的时候,我对以图表方式来表达数学上的关联很有兴趣。」

史密斯图的基本在于以下的算式

640.webp (4)

当中的Γ代表其线路的反射系数(reflection coefficient),即S-parameter里的S11,zL是归一负载值,即ZL / Z0。当中,ZL是电路的负载值;Z0是传输线的特性阻抗值,通常会使用50Ω。

图表中的圆形线代表电阻抗力的实数值,即电阻值,中间的横线与向上和向下散出的线则代表电阻抗力的虚数值,即由电容或电感在高频下所产生的阻力,当中向上 的是正数,向下的是负数。图表最中间的点(1+j0)代表一个已匹配(matched)的电阻数值(ZL),同时其反射系数的值会是零。图表的边缘代表其 反射系数的长度是1,即100%反射。在图边的数字代表反射系数的角度(0-180度)和波长(由零至半个波长)。

有一些图表是以导纳值(admittance)来表示,把上述的阻抗值版本旋转180度即可。

自从有了计算机后,此种图表的使用率随之而下,但仍常用来表示特定的资料。对于就读电磁学及微波电子学的学生来说,在解决课本问题仍然很实用,因此史密斯图至今仍是重要的教学用具。

在学术论文里,量度仪器的结果也常会以史密斯图来表示。

关于阻抗匹配

一.阻抗匹配的研究

在高速的设计中,阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技可术以说是丰富多样,但是在具体的系统中怎样才能比较合理的应用,需要衡量多个方面的 因素。例如我们在系统中设计中,很多采用的都是源段的串连匹配。对于什么情况下需要匹配,采用什么方式的匹配,为什么采用这种方式。

例如:差分的匹配多数采用终端匹配;时钟采用源段匹配;

1、 串联终端匹配

串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗相匹配,抑制从负载端反射回来的信号发生再次反射.
串联终端匹配后的信号传输具有以下特点:
A 由于串联匹配电阻的作用,驱动信号传播时以其幅度的50%向负载端传播;
B 信号在负载端的反射系数接近+1,因此反射信号的幅度接近原始信号幅度的50%。
C 反射信号与源端传播的信号叠加,使负载端接受到的信号与原始信号的幅度   近似相同;
D 负载端反射信号向源端传播,到达源端后被匹配电阻吸收;
E 反射信号到达源端后,源端驱动电流降为0,直到下一次信号传输。

相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱动能力。

选择串联终端匹配电阻值的原则很简单,就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零,实际的驱动器 总是有比较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比如电源电压为+4.5V的CMOS驱动器,在低电平时典型的输出阻抗为 37Ω,在高电平时典型的输出阻抗为45Ω[4];TTL驱动器和CMOS驱动一样,其输出阻抗会随信号的电平大小变化而变化。因此,对TTL或CMOS 电路来说,不可能有十分正确的匹配电阻,只能折中考虑。

链状拓扑结构的信号网路不适合使用串联终端匹配,所有的负载必须接到传输线的末端。否则,接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电 压波形一样。可以看出,有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态,信号的噪声容限很低。

串联匹配是最常用的终端匹配方法。它的优点是功耗小,不会给驱动器带来额外的直流负载,也不会在信号和地之间引入额外的阻抗;而且只需要一个电阻元件。

2、 并联终端匹配

并联终端匹配的理论出发点是在信号源端阻抗很小的情况下,通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配,达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。
并联终端匹配后的信号传输具有以下特点:
A 驱动信号近似以满幅度沿传输线传播;
B 所有的反射都被匹配电阻吸收;
C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。

在实际的电路系统中,芯片的输入阻抗很高,因此对单电阻形式来说,负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω, 则R值为50Ω。如果信号的高电平为5V,则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小,这种单电阻的并联匹配方式 很少出现在这些电路中。

双电阻形式的并联匹配,也被称作戴维南终端匹配,要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配,每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力,两个电阻值的选择必须遵循三个原则:

⑴. 两电阻的并联值与传输线的特征阻抗相等;
⑵.与电源连接的电阻值不能太小,以免信号为低电平时驱动电流过大;
⑶.与地连接的电阻值不能太小,以免信号为高电平时驱动电流过大。

并联终端匹配优点是简单易行;显而易见的缺点是会带来直流功耗:单电阻方式的直流功耗与信号的占空比紧密相关;双电阻方式则无论信号是高电平还是低电平都 有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外,单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用,而双电阻方式需 要两个元件,这就对PCB的板面积提出了要求,因此不适合用于高密度印刷电路板。
当然还有:AC终端匹配; 基于二极管的电压钳位等匹配方式。

二 .将讯号的传输看成软管送水浇花
2.1 数位系统之多层板讯号线(Signal Line)中,当出现方波讯号的传输时,可将之假想成为软管(hose)送水浇花。一端于手握处加压使其射出水柱,另一端接在水龙头。当握管处所施压的力 道恰好,而让水柱的射程正确洒落在目标区时,则施与受两者皆欢而顺利完成使命,岂非一种得心应手的小小成就?

2.2 然而一旦用力过度水注射程太远,不但腾空越过目标浪费水资源,甚至还可能因强力水压无处宣泄,以致往来源反弹造成软管自龙头上的挣脱!不仅任务失败横生挫折,而且还大捅纰漏满脸豆花呢!
2.3 反之,当握处之挤压不足以致射程太近者,则照样得不到想要的结果。过犹不及皆非所欲,唯有恰到好处才能正中下怀皆大欢喜。
2.4 上述简单的生活细节,正可用以说明方波(Square Wave)讯号(Signal)在多层板传输线(Transmission Line,系由讯号线、介质层、及接地层三者所共同组成)中所进行的快速传送。此时可将传输线(常见者有同轴电缆Coaxial Cable,与微带线Microstrip Line或带线Strip Line等)看成软管,而握管处所施加的压力,就好比板面上“接受端”(Receiver)元件所并联到Gnd的电阻器一般,可用以调节其终点的特性阻抗 (Characteristic Impedance),使匹配接受端元件内部的需求。

三. 传输线之终端控管技术(Termination)
3.1 由上可知当“讯号”在传输线中飞驰旅行而到达终点,欲进入接受元件(如CPU或Meomery等大小不同的IC)中工作时,则该讯号线本身所具备的“特性 阻抗”,必须要与终端元件内部的电子阻抗相互匹配才行,如此才不致任务失败白忙一场。用术语说就是正确执行指令,减少杂讯干扰,避免错误动作”。一旦彼此 未能匹配时,则必将会有少许能量回头朝向“发送端”反弹,进而形成反射杂讯(Noise)的烦恼。
3.2 当传输线本身的特性阻抗(Z0)被设计者订定为28ohm时,则终端控管的接地的电阻器(Zt)也必须是28ohm,如此才能协助传输线对Z0的保持,使 整体得以稳定在28 ohm的设计数值。也唯有在此种Z0=Zt的匹配情形下,讯号的传输才会最具效率,其“讯号完整性”(Signal Integrity,为讯号品质之专用术语)也才最好。

四.特性阻抗(Characteristic Impedance)
4.1 当某讯号方波,在传输线组合体的讯号线中,以高准位(High Level)的正压讯号向前推进时,则距其最近的参考层(如接地层)中,理论上必有被该电场所感应出来的负压讯号伴随前行(等于正压讯号反向的回归路径 Return Path),如此将可完成整体性的回路(Loop)系统。该“讯号”前行中若将其飞行时间暂短加以冻结,即可想象其所遭受到来自讯号线、介质层与参考层等 所共同呈现的瞬间阻抗值(Instantanious Impedance),此即所谓的“特性阻抗”。  是故该“特性阻抗”应与讯号线之线宽(w)、线厚(t)、介质厚度(h)与介质常数(Dk)都扯上了 关系。

4.2 阻抗匹配不良的后果  由于高频讯号的“特性阻抗”(Z0)原词甚长,故一般均简称之为“阻抗”。读者千万要 小心,此与低频AC交流电(60Hz)其电线(并非传输线)中,所出现的阻抗值(Z)并不完全相同。数位系统当整条传输线的Z0都能管理妥善,而控制在某 一范围内(±10﹪或 ±5﹪)者,此品质良好的传输线,将可使得杂讯减少,而误动作也可避免。  但当上述微带线中Z0的四种变数(w、t、h、 r)有任一项发生异常,例如讯号线出现缺口时,将使得原来的Z0突然上升(见上述公式中之Z0与W成反比的事实),而无法继续维持应有的稳定均匀 (Continuous)时,则其讯号的能量必然会发生部分前进,而部分却反弹反射的缺失。如此将无法避免杂讯及误动作了。例如浇花的软管突然被踩住,造 成软管两端都出现异常,正好可说明上述特性阻抗匹配不良的问题。

4.3 阻抗匹配不良造成杂讯  上述部分讯号能量的反弹,将造成原来良好品质的方波讯号,立即出现异常的变形(即发 生高准位向上的Overshoot,与低准位向下的Undershoot,以及二者后续的Ringing)。此等高频杂讯严重时还会引发误动作,而且当时 脉速度愈快时杂讯愈多也愈容易出错。

 
5.长线传输的阻抗匹配设计
对于高频信号来说,如果时钟脉冲信号的脉宽足够长,那么出现在该时钟脉冲信号上的反射能量和振铃能量,将由原来的一个变成两个或者更多,因而导致系统的时 钟脉冲信号出现异常。此外,反射还会使逻辑器件的噪声容限变差。在该系统设计中,由于雷达输出信号为1 kΩ阻抗,因而不利于长线传输,并产生信号反射现象。反射结果对模拟的正弦波信号形成驻波,数字信号则表现为上升沿和下降沿的振铃和过冲。该过冲不仅会形 成强烈的电磁干扰,也会损坏用于后级输入电路的保护二极管,甚至失效。图1示出信号过冲波形。一般而言,过冲超过O.7 V就应采取相应措施,在图2中,信号源阻抗、负载阻抗是造成信号反射的主要原因。因此要将阻抗变换为50Ω。以利于长线传输。根据史密夫图表可知,电容或 电感与负载串联,可增加或减少负载阻抗,且其图表上的点会沿着代表实数电阻的圆圈走动。如果电容或电感接地,则图表上的点会以图中心旋转180°。然后才 沿电阻圈走动,再沿中心旋转180°。重复上述方法直至电阻值变为1,即可直接把阻抗力变为零,这样就完成匹配。
640.webp
640.webp (1)
5.1 系统工作原理
  系统设计中,首先用变压器隔离雷达输出信号,然后通过分压跟随放大,使电容隔离,最后输出6路频率码。图3和图4分别给出系统总体设计框图和具体电路设计。
640.webp (2)
5.2 器件选择依据与匹配计算
   a.变压器的选择
  隔离变压器选用1:1的变压器。由于次级不与地相连,因此次级上任一根线与地之间都没有电位差。隔离变压器的特点就是初级与次级隔开,使他们之间不产生回路,但1:1的隔离变压器严禁次级接地。其原理如图5所示。
640.webp (3)
若 次级绕组与初级绕组的匝数不同,则感应电势E1与E2的大小也不相同。当略去内阻抗压降后,电压U1和U2的大小也不同。当变压器次级空载时,初级仅流过 主磁通的电流In,该电流称之为激磁电流。当次级加负载,即流过负载电流I2时,铁心中将产生磁通,以力图改变主磁通,但当初级电压不变时,主磁通也不 变。此时,初级就要流过两部分电流,一部分为激磁电流I0,一部分为平衡电流I2,所以这部分电流将随I2的变化而变化。电流乘以匝数就是磁势。其平衡作 用实质上是磁势平衡作用,变压器就是通过磁势平衡作用实现了初次级的能量传递。由于变压器不消耗功率,且产生的噪声可以忽略不计,所以信号频率很高,而且 A/D转换器的输入端不允许有很大的附加噪声。因此,选择T1—6T型变压器来隔离并驱动后级A/D转换器。
  b. A/D转换器的选择
  在选用A/D转换器时,主要考虑其驱动电路性能以及跟随放大功能。为此,根据所需供电电压、带宽速率及电路简化原则,初步选用AD8051型A/D转 换器。采用电压反馈电路,要使输出幅值与输入幅值不变,可根据电压负反馈:Auf=U0/UI=1+9RF/R,因此通过A/D转换器将其放大2倍,但 A138051速率较AD818的速率低,波形也有一定的延迟。图6示出采用AD8051器件的输出电压u1和采用AD818器件的输出电压u2的比较。 当频率在高频段不断升高时,特性阻抗会渐近于固定值。根据戴维南终端匹配输入阻抗中两电阻的并联值与传输线特性阻抗相匹配的原则,应在传输线的另一端连接 与之匹配的电阻,其阻值为传输线的特性阻抗值。设计中,传输线的阻抗为50Ω,这样在传输终端匹配电阻与源端电阻50Ω匹配后形成分压,最后输出值与原输 入相同,但有约20ns的延迟。

c.结语
  
研究长线传输阻抗匹配的关键在于建立匹配模型和计算阻抗。由于阻抗的计算误差会大大影响信号的传输,所以在阻抗不匹配的情况下,将导致信号数据误码或 重传。经实验验证,即使1%的重传率,也会增大雷达信号脉冲的误差,造成数据不准确。实验验证了所提供的长线传输匹配方法是行之有效的,它对测试系统技术 在阻抗匹配中的应用,以及控制和分析特征阻抗具有一定的参考价值。
 
想学更多关于阻抗匹配的知识?快来社区参与讨论!
继续阅读
解读阻抗匹配在RFID系统中的应用

本文主要讨论阻抗匹配在电子技术中的应用,特别是在无源RFID标签与读写器天线端口阻抗匹配中的应用。

微带传输线阻抗匹配实战

在高频电路中,如何高效地传输功率是一项重要的考虑因素。因内部的电路特性使然,高频功放管的输入输出阻抗与系统传输需求的特性阻抗偏差较大,使其在高频链路中不能完全发挥性能,灵活地使用微带传输线进行阻抗匹配可以很好的解决这一问题。

阻抗匹配中50欧姆的由来

为什么大多数工程师喜欢用50欧姆作为PCB的传输线阻抗(有时候这个值甚至就是PCB板的缺省值),为什么不是60或者是70欧姆呢?

从另一个角度理解阻抗匹配

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。

嵌入式设计中阻抗匹配与0Ω电阻

嵌入式系统中我们设计PCB往往会涉及到高速信号线,这时候我们就需要考虑到阻抗匹配这一问题。当然,0Ω电阻也是必不可少的。一起来看看嵌入式设计中这两个点吧!