搜索
查看: 225|回复: 0

【干货系列】高频电路PCB设计

[复制链接]

23

主题

42

帖子

157

积分

注册会员

Rank: 2

积分
157
发表于 2019-4-2 19:01:31 | 显示全部楼层 |阅读模式
元器件正朝着高速低耗小体积高抗干扰性的方向发展,这一发展趋势对印刷电路板的设计提出了很多新要求。PCB设计是电子产品设计的重要阶段,当电原理图已经设计好后,根据结构要求,按照功能划分确定采用几块功能板,并确定每块功能板PCB外型尺寸、安装方式,还必须同时考虑调试、维修的方便性,以及屏蔽、散热、EMI性能等因素。需要工程人员确定布局布线方案,确定关键电路和信号线和布线方法细节,以及应该遵从的布线原则。PCB设计过程的几个阶段都必须进行检查、分析和修改。整个布线完成后,再经过全面规则检查,才能拿去加工。
1.png
一、引言
长期以来,设计人员往往将精力花在对程序、电原理、参数冗余等方面的核查上,却极少将精力花在对PCB设计的审核方面,而往往正是由于PCB设计缺陷,导致大量的产品性能问题。PCB设计原则涉及到许多方方面面,包括各项基本原则、抗干扰、电磁兼容、安全防护,等等。对于这些方面,特别在高频电路(尤其在微波级高频电路)方面,相关理念的缺乏,往往导致整个研发项目的失败。许多人还停留在“将电原理用导体连接起来发挥预定作用”基础上,甚至认为“PCB设计属于结构、工艺和提高生产效率等方面的考虑范畴”。许多工程师也没有充分认识到该环节在产品设计中,应是整个设计工作的特别重点,而错误地将精力花费在选择高性能的元器件,结果是成本大幅上升,性能的提高却微乎其微。
二、高速PCB设计
在产品工程中,PCB的设计占据非常重要的位置,尤其在高频电设计中。有一些普遍的规则,这些规则将作为普遍指导方针来对待。将高频电路之PCB的设计原则与技巧应用于设计之中,则可以大幅提高设计成功率。
(一)高速电路PCB的布线设计原则
1.使逻辑扇出最小化,最好只带一个负载。
2.在高速信号线的输出与接收端之间尽可能避免使用通孔,避免引脚图形的十字交叉。尤其是时钟信号线,需要特别注意。
3.上下相邻两层信号线应该互相垂直,避免拐直角弯。
4.并联端接负载电阻应尽可能靠近接收端。
5.为保证最小反射,所有的开路线(或没有端接匹配的线)长度必须满足下式:
Lopen——开路线长度(inches)
2.png


trise——信号上升时间(ns)
tpd——线的传播延迟(0.188ns/in——按带线特性)。
几种高速逻辑电路上升时间典型值:
3.png
6.当开路线长度超过上式要求的值时,应使用串联阻尼电阻器,串联端接电阻应该尽可能地接到输出端的引脚上。
7.保证模拟电路和数字电路分开,AGND和DGND必须通过一个电感或磁珠连接在一起,并尽可能在接近A/D转换器的位置。
8.保证电源的充分去耦。
9.最好使用表面安装电阻和电容。
(二)旁路和去耦
1.选择去耦电容之前,先计算滤除高频电流所需的谐振频率要求。
2.大于自谐频率,电容器将变成电感性,从而失去去耦电容作用。应该注意,有些逻辑电路具有比常用去耦电容自身谐振频率更高的频谱能量。
3.容器器自身具有的谐振频率,称之为自谐频率。如果希望滤除的高频
4.要根据电路所含的RF能量、开关电路的上升时间,以及特别关注的频率范围计算所需的电容值,不要用猜测或是根据以前的一贯用法使用。
5.计算地和电源平面的谐振频率。以此二平面构筑的去耦电容能够取得最大效益。
6.对高速元件及蕴涵丰富RF带宽能量的区域,应该使用多种电容并联,以去除大频宽的RF能量。也要注意:当在高频,大电容变为电感性时,小电容还保持电容性,于某一特殊频率将会组成LC谐振电路,造成无限大阻抗,因而完全失去旁路作用,若有此情况发生,使用单一电容会更为有效。
7.在电路板所有电源输入连接器边,及上升时间快于3ns之元件的电源脚,设置并联电容。
8.在PCB电源输入端及扳子的对角方向处,应该使用足够大容量的电容器,保证电路切换状态时产生的电流变化。对其他电路的去耦电容也应有同样考虑,工作电流越大,所需的电容量就越大。以减小电压和电流的脉动,提高系统的稳定性。因此,去耦电容肩负去耦和续流的双重作用。
9.如果使用了太多的去耦电容,当开机时会从电源吸收大量电流,因此,在电源输出端应该放一群大电容来提供大电流量。
(三)阻抗变换与匹配
1.在低频电路中,匹配的概念是相当重要的(使负载阻抗与激励源内阻共轭相等)。在高频电路中,信号线终端的匹配更为重要:
一方面要求ZL=Zc,保证沿线无驻波;另一方面,为获得最大功率,要求信号线输入端与激励源相接时应共轭匹配。因此,匹配对微波电路的工作性能产生直接影响。可见:
若终端不匹配,信号线上会产生反射和驻波,导致负载功率下降(高功率驻波还会在波腹点产生打火现象)。
由于反射波的存在,将对激励源产生不良影响,导致工作频率和输出功率稳定性下降。
然而,实际中给定的负载阻抗与信号线特性阻抗不一定相同,信号线与激励源阻抗也不一定共轭,因而必须了解及应用阻抗匹配技术。
2.λ/4阻抗变换器
当信号线长L=λ/4,即βL=π/2时,可得
Zin=Zc2/ZL
上式表明,经λ/4PCB传输线变换后,其阻抗将发生显著变化。可以知道:当ZL不匹配时,可利用对PCB传输线的再构造来达到匹配目的。对于两段特性阻抗分别为Z'c、Z"c的PCB传输线,可通过的PCB传输线连接以达到使Z'c与Z"c匹配的目的。
需注意的是:λ/4阻抗变换器匹配两段阻抗不同的PCB传输线后的工作频率很窄。
3.单分支短路线匹配
可采用在PCB传输线适当位置并接经过适当构造之短路线的形式改变PCB传输线阻抗而达到匹配目的。
(四)PCB分层
高频电路往往集成度较高布线密度大采用多层板既是布线所必须的也是降低干扰的有效手段合理选择层数能大幅度降低印板尺寸能充分利用中间层来设置屏蔽能更好地实现就近接地能有效地降低寄生电感能有效缩短信号的传输长度能大幅度地降低信号间的交叉干扰等等所有这些都对高频电路的可靠工作有利有资料显示同种材料时四层板要比双面板的噪声低20dB但是板层数越高制造工艺越复杂成本越高。
(五)电源隔离与地线分割
不同功能或者不同要求的电路布线,常常需要进行电源隔离和地线分割。如模拟电路与数字电路、弱信号电路与强信号电路、敏感电路(PLL、低抖动触发等)与其它电路等,互相之间应该尽量减小干扰,电路才能达到预期指标要求。
基本要求:
1.不同区域的电源层或地层应该在电源入口处接在一起,通常为树型结构或手指形结构,不同功能电路的地线分割方法,分割缝隙和板子边缘不得小于2mm。
2.不同种类电源区域和地区域不能互相交叉
3.壕沟与桥。由于地平面的分区分割,常常会造成各功能电路之间的信号传输返回回路的不连续,为了保证信号、电源以及地的连接,除了采用变压器隔离(不能传输直流信号)、光耦合器隔离(难于传送高频)之外,常用桥接方式。“桥”实际上是壕沟上的一个缺口,且仅有一处而已,信号线、电源及接地都由此处越过壕沟如图所示。当使用这种方法时,如果是多点接地系统(所有高速设计都是)最好将桥的两边都接到机壳地。
三、结论
在产品工程中,PCB的设计占据非常重要的位置,尤其在高频电设计中尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果。有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

Archiver|手机版|小黑屋|RF技术社区

GMT+8, 2020-8-9 20:04 , Processed in 0.047001 second(s), 8 queries , MemCache On.

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.

快速回复 返回顶部 返回列表