搜索
查看: 75|回复: 0

ITTE|扩频调制技术在EMC整改中的应用

[复制链接]

35

主题

35

帖子

161

积分

注册会员

Rank: 2

积分
161
发表于 2019-5-21 15:26:13 | 显示全部楼层 |阅读模式
前言

数字功放的基本电路是早已存在的D类放大器(国内称丁类放大器)。以前,由于价格和技术上的原因,这种放大电路只是在实验室或高价位的测试仪器中应用。这几年的技术发展使数字功放的元件集成到一两块芯片中,价格也在不断下降。数字功放具有失真小、噪音低、动态范围大等特点,在音质的透明度、解析力,背景的宁静、低频的震撼力度等方面,是传统功放不可比拟的。但数字功放的原理和DC-DC开关型逆变电路类似。如果在设计时没有考虑电磁兼容,那么就很有可能造成射频干扰。

本文从数字功放的原理出发,谈一下数字功放在设计和进行EMC整改时,需要考虑的一些措施,并给出一个实际的整改案例。


02

数字功放的原理和电磁骚扰抑制方法

1.数字功放的原理

数字功放是放大元件处于开关工作状态的一种放大模式,无信号输入时放大器处于截止状态,不耗电。工作时,靠输入信号让晶体管进入饱和状态,晶体管相当于一个接通的开关,把电源与负载直接接通。理想晶体管因为没有饱和压降而不耗电,实际上晶体管总会有很小的饱和压降而消耗部分电能。这种耗电只与管子的特性有关,而与信号输出的大小无关,所以特别有利于超大功率的场合。在理想情况下,数字功放的效率为100%。

图1是数字功放的基本结构,可分为三个部分:

640.webp.jpg

图1 数字功放的基本结构

第一部分为调制器,最简单的只需用一只运放构成比较器即可完成。把原始音频信号加上一定直流偏置后,放在运放的正输入端,另通过自激振荡生成一个三角波加到运放的负输入端。当正端上的电位高于负端三角波电位时,比较器输出为高电平,反之则输出低电平。若音频输入信号为零、直流偏置三角波峰值的1/2时,则比较器输出的高低电平持续的时间一样,输出就是一个占空比为1:1的方波。当有音频信号输入时,正半周期间,比较器输出高电平的时间比低电平长,方波的占空比大于1:1;负半周期间,由于还有直流偏置,所以比较器正输入端的电平还是大于零,但音频信号幅度高于三角波幅度的时间却大为较少,方波占空比小于1:1。这样,比较器输出的波形就是一个脉冲宽度被音频信号幅度调制后的波形,成为PWM(脉宽调制)或PDM(脉冲持续时间调制)波形。音频信息被调制到脉冲波行中。

第二部分就是D类功放。这是一个脉冲控制的大电流开关放大器,把比较器输出的PWM信号变成高电压、大电流的大功率PWM信号。能够输出的最大功率由负载、电源电压和晶体管允许流过的电流决定。

第三部分把大功率PWM波形中的声音信息还原出来。方法很简单:只需要用一个低通滤波器。但由于此时电流很大,RC结构(电阻与电容结构)的低通滤波器电阻会耗能,不能采用,必须采用LC结构(电感与电容结构)的低通滤波器。当占空比大于1:1的脉冲到来时,C的充电时间大于放电时间,输出电平上升;窄脉冲到来时,放电时间长,输出电平下降,正好与原音频信号的幅度变化相一致,所以原音频新哈皮被恢复出来,见图2。

640.webp (1).jpg
图2 数字功放的工作原理

调制电路也是数字功放的一个特殊环节。要把20kHz以下的音频调制成PWM信号,三角波的频率至少要达到200kHz。频率过低达到同样要求的THD(总谐波失真)标准,对无源LC低通滤波器的元件要求就高,结构复杂。频率高,输出波形的锯齿小,更加接近原波形,THD小,而且可以用低数值、小体积和精度要求相对差一些的电感和电容来制成滤波器,造价相对降低。但此时晶体管的开关损耗会随频率上升而上升,无源器件中的高频损耗、谢频的趋肤效应都会使整机效能下降。更高的调制频率还会出现射频干扰,所以调制频率也不能高于1MHz。

2.数字功放的电磁骚扰抑制方法

从电磁兼容的角度,由于数字功放的功率管工作在开关状态,所以这是一个比较强的干扰源。对于采用了开关电源技术的数字功放,开关电源本身也是一个电磁干扰源。针对开关电源的电磁骚扰抑制方法,不是本文的重点,在此就不做论述。另外,在实际工作中,我们发现多数电磁兼容发射项目不合格的数字功放,干扰源头为PWM板上的PWM波的情况占多数。所以,接下来,我们重点讨论PWM板的电磁骚扰抑制方法。

数字功放的功率管工作在开关状态,频率高、电流大,且与电源部分靠得近,对于采用开关电源供电的数字功放,干扰和纹波系数较大,因此,元器件在PCB上排列的位置要做考虑,各部件之间的引线要尽量短。在布局上,要把模拟信号、数字信号和噪声源这三部分合理地分开,使相互间的耦合为最小。此外,还要考虑电源变压器的方向性, 使之对电路的辐射最小。

元件在排列时应按输出滤波器、H-桥电路、比较器、振荡发生器、电压放大器的次序, 如果各级交叉排列, 很容易相互影响,出现自激或吸收。对电磁场辐射较强的元件和对电磁感应较敏感的元件, 应加以屏蔽,或远离电磁场辐射源,以减少干扰。尽可能缩短高频元件之间的连线, 设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近, 输入和输出元件应尽量远离。有些元器件或导线之间有较高的电位差, 应加大它们之间的距离, 以免放电出现意外短路。脚走线不宜相距太近。带高电压的元器件(如电源开关)应尽量布置在调试时手不易触及的地方

数字功放的PWM板在进行PCB设计时,需要注意以下几个方面:

  • 输入输出端用的导线应尽量避免相邻平行,最好加线间地线,以免发生反馈耦合。

  • 各级走线应尽可能短,元件应尽量靠拢,大信号、高阻抗走线更要注意。

  • 导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为1—15mm时,通过2A 的电流,温度不会高于3℃ 。

  • 印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。图3为三种拐角线的形式, 其中采用45°外斜切面拐角线的传输性能和反射性能要优于其它两种拐角线。圆弧的拐角线的性能要比这三种走线形式要好, 但是弧度的刻划对制板的工艺要求比较高,会增加生产成本。

  • 640.webp (2).jpg

  • 图3 印制导线的走线图
    对于数字功放来说,地线的铺设比电源线更重要。克服电磁干扰,最主要的手段是设计好地线。地线的布线特别讲究,通常采用单点接地法。即模拟地、数字地和大功率器件地分开, 最后都汇集到电源地。地线的设计原则是:   
    • 数字地与模拟地分开。对于既有逻辑电路又有线性电路的情况,应设法使它们尽量分开,分别与电源端地线相连,并尽可能加大线性电路的接地面积。模拟音频的地应尽量采用单点并联接地。   
    • 接地线应尽量加粗。若接地线很细,接地电位会随电流的变化而变化,致使功放电路信号电平不稳,抗噪声性能变坏。通常使地线能通过三倍的电流。   
    • 正确选择单点接地与多点接地。功放的模拟部分,工作频率低,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用单点接地。而在数字部分,当工作频率大于10MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,就近多点接地。当工作频率在1M~10MHz时,如果采用单点接地,其地线长度不应超过波长的1/20,否则应采用多点接地法。   
    • 将接地线构成闭环路。在进行数字功放的PCB设计时,将接地线设计成闭环路可以明显地降低电磁骚扰,同时提高抗电磁噪声的能力。

    数字功放的电磁骚扰整改实例
    某超重低音音箱(低音炮)采用的是数字功放电路,其电源端子骚扰电压和骚扰功率的初测结果图分别见图4和图5。
  • 640.webp (3).jpg
  • 图4 低音炮的电源端子骚扰电压初测图
  • 640.webp (4).jpg
  • 图5 低音炮的骚扰功率初测图

    1.超标原因分析

    由图4的测试曲线,我们可以进行这样的推断:首先电源部分的滤波可能做的不够,开关电源产生的共模和差模干扰仍然较大;其次,在4M~6MHz的频率范围内测量值超标,这很可能是由数字功放的PWM板产生的干扰。

    由图5的骚扰功率测量曲线,我们可以推断出这是由PWM板产生的干扰。由于功放板的PCB设计不够合理,并且没有进行恰当的滤波,这些因素导致了骚扰功率的测量值超标。

    2.整改措施

    针对电源端子骚扰电压的整改措施为:

    • 在电源入口处增加一个0.47µF的X电容,和一个20mH左右的共模电感。建议使用四槽的共模电感,其高频特性要比普通的两个槽的共模电感好。

    • 在功放板到喇叭的输出线上夹套磁环,并且环绕两到三圈。选用磁环的原则为:选取内壁厚、有效长度长,并且线缆和铁氧体之间缝隙小的磁环。

    • 在PWM板到功放板的输出排线上,以及开关电源到PWM板、功放板的排线上,分别夹套磁环。这里采用铁氧体的目的是:防止各部分产生的干扰通过线缆以传导或者辐射的方式向外传播。

    • 在功放管的管脚上套上小磁珠,抑制高频干扰。

    • 在功放管和散热片之间加入云母片。


    采取上述措施后,低音炮顺利的通过了电源端子骚扰电压和骚扰功率测试。骚扰功率的超标频点43.5MHz,其骚扰测量值有显著下降。电源端子骚扰电压的测试合格曲线见图6。

  • 640.webp (5).jpg

  • 图6 低音炮电源端子骚扰电压的测试合格曲线

    整改后,该低音炮的内部结构照见图7和图8所示。

  • 640.webp (7).jpg

  • 图7 低音炮的内部结构照1

  • 本文小结

    数字功放的电磁兼容问题一直是令业界许多企业头疼的问题。本文从设计角度,论述了数字功放设计需要注意的问题,希望能为企业在设计阶段解决电磁兼容问题提供帮助。



640.webp (6).jpg
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|手机版|Archiver|RF技术社区

GMT+8, 2019-6-25 16:17 , Processed in 0.158832 second(s), 8 queries , MemCache On.

Powered by Discuz! X3.4

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表