Cadence联手中芯国际,推出射频工艺设计工具包

分享到:

        Cadence设计系统公司和中芯国际近日共同宣布,一个支持射频设计方案的新的0.18微米SMIC CMOS射频工艺设计工具包将正式投入使用。

        新的0.18微米SMIC CMOS射频工艺设计工具包(PDK)已成功通过验证,正式进入中国射频集成电路设计市场。其验证包括代表性设计IP的硅交互作用测试,如PLLs,集中于仿真结果和快速设计寄生。

        新方案使中国无线芯片设计者可得到必要的设计软件和方法学,以达到确保符合设计意图的集成电路表现,可缩短并准确的预测设计周期。作为合作方,为了普遍推广,Cadence和SMIC将共同合作推出射频电路的培训课程,并向国内射频设计者们提供射频工艺设计工具包 (process-design kit)的适用性咨询。该射频设计培训计划将于8月2日上海,8月7日北京,8月9日深圳相继推出。

        "我们很高兴这个合作开发的射频设计方案将帮助我们的国内客户设计与推出高质量的射频器件",中芯国际工程院士杨立吾博士表示,"通过我们与Cadence的努力合作,我们为客户提供了高水平设计能力,目前我们正继续紧密合作,共同开发0.13微米和90纳米CMOS射频制程的解决方案。"

        中芯国际依靠自身的射频CMOS技术,已经开始将射频工具包用于国家高科技合作研究及发展项目(863项目)。作为上海自主创新项目的一部分,中芯国际正积极拓展0.13微米和90纳米的新技术。

        射频设计方法学锦囊(Radio Frequency Design Methodology Kit)包括一个802.11 b/g WLAN无线收发器参考设计, 一整套子芯片级,芯片级和系统级的测试机台,仿真设置,测试计划及射频设计与分析方案的适应性训练。 设计方案着重于组织管理严密的射频电路设计和整片确认, 以及从事建模,电路仿真,设计, 寄生参数提取,再度仿真, 与电感综合。 同时着重于为集成电路环境的设计人员在系统,系统水平建模与测试机台的衡量的集成电路检测中提供帮助。

        "我们很高兴与中芯国际在帮助中国射频设计市场客户来改进其射频器件的质量与生产力上的合作。" Cadence 的营销副总裁Craig Johnson表示,"我们将在射频领域继续合作,为中国客户在培训课程和射频适用性咨询上提供服务"。

继续阅读
5G引领射频滤波器市场爆发,技术发展趋势看这一篇就够了

随着5G时代所使用的电磁波频率提升,更加高效的毫米波将逐步开始使用。为了实现毫米波的信号覆盖与高密度连接,基站天线尺寸也将降至毫米级,逐步实现微型基站。而在此发展背景下,基站所使用的滤波器也将逐步缩小尺寸至毫米级,保持其与电磁波波长在同一级别。因此未来陶瓷介质滤波器将占据 5G 滤波器的主要市场。

Qorvo 谈 5G 射频:持续整合加自屏蔽将成为大趋势

Qorvo 认为,射频前端模块的持续整合加上自屏蔽模块的应用将是未来射频前端的重要发展趋势。

工程师必备:EMC设计规范

本规范重点在单板的 EMC 设计上,附带一些必须的 EMC 知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。

什么是射频、基带、调制、解调 -- 以 手机射频电路为例图解

DSP如果涉及通信,在这里指的究竟是什么?DSP和基带芯片、射频芯片是什么关系?它们的工作流程是怎样的?

射频变压器阻抗不是常用50欧姆,该怎样高精度测试?

射频变压器能够实现阻抗、电压、电流的变换,且具有隔直(流)、共模抑制及单端转差分(或称为非平衡转平衡)功能,所以被广泛应用于射频电路诸如推挽放大器、双平衡混频器及A/D ICs中。对于这类阻抗变换器件,其单端阻抗往往不是50 Ohm,给性能测试制造了重重困难。相对于传统back-to-back这种背靠背测试方法的局限性,下面将为大家展示一种基于矢量网络分析仪的测试方法。