新一代电源模块以较少电容达到更快速的瞬时响应

分享到:

对于复杂的电路板,如高阶通信系统,设计人员愈来愈需要为不同的DSP、FPGA、ASIC和微处理器提供更多的电压轨。目前必须面对的电源系统设计挑战,是在高速数字电路产生电流瞬时的情况下,将电压偏差降到最低。越来越需要关注的问题是,在使用先进IC时,如最新的GHz级DSP、FPGA、ASIC和微处理器,电流瞬时期间会出现输出电压的峰值偏差。如果核心电压(VCC)超出指定的容差上限,IC必须重设,否则会发生逻辑错误。为避免发生这种状况,设计人员需要更注意所使用的负载点(point-of-load, POL)模块瞬时效能。

最新GHz级DSP之类的数字负载需要相当快速的瞬时响应,以及相当低的电压偏差。为达到这些目标,通常需要为DC/DC转换器加装多个输出电容,让它在回馈回路响应前有足够的维持时间。使用电源模块,并加装电容以符合电压瞬时容差后,便形成一套完整的电源解决方案。

由于设计人员逐渐增加输出电容,因此瞬时幅度会降低,然而,增加电容会降低电源系统频宽,高电能储存的优点会被缓慢的响应时间抵消。

更快速的瞬时响应

借由创新的DC/DC电源模块技术,系统设计人员如今能够运用较少的输出电容,达到更快速的瞬时响应及更低的电压偏差。德州仪器的T2系列新一代PTH模块(见图1)便是其中一例,这个系列的模块结合一项全新的TurboTrans技术,能够大幅减少客户为达到特定电压偏差目标而使用输出电容的需求。这项专利技术的运作方式是修改模块的控制回路,让设计人员自行调整模块,以符合特定的瞬时负载需求,只需增加一个外部电阻就可以完成调整工作。


                                                                                                               图1 采用TurboTrans的T2电源模块

在高瞬时负载的应用中,TurboTrans技术能够让设计人员减少高达8倍数量的输出电容,同时将电压偏差降低,因此能够节省电容成本与印刷电路板空间。这项技术的另一项优点是提升超低ESR电容的稳定性。设计人员便能够使用较新的Oscon输出电容、聚合物钽质输出电容或所有陶瓷输出电容,而完全不需顾虑稳定性问题。如此一来,便能够运用可达到高温无铅焊锡规范的电容技术。

更快速的瞬时响应与更低的电压偏差

TurboTrans技术能够减少增加电容以达到特定瞬时目标的需求。对于TI的额定30A PTH08T210W之类的模块,经证实可减少高达8倍数量的电容。图2显示改变量为5A/μs的10A负载步阶所需的50mV最大偏差瞬时目标范例。第一张图显示 PTH08T210W以470μF的最低需求输出电容运作,而且TurboTrans功能已关闭。电压偏差由于瞬时而达到150mV。为满足所需的50mV偏差值,设计人员总共需要10 560μF的输出电容,如第二张图所示,这是未使用Turbo Trans功能的模块常见的结果。第三张图则显示使用TurboTrans功能的结果,其中只需要1320μF的输出电容。


                                                                                                   图2 瞬时响应vs.电容

这个范例显示减少的电容有8倍之多。当然,减少所需的电容与使用的电容类型有关,因为每个电容类型都有各自的寄生阻抗。不同的电容类型有不同的ESR与ESL特性,低ESR电容贮电模块相当适合采用TurboTrans技术。

透过先进的TurboTrans技术,系统设计人员如今能够在较短的设计过程中以极低的成本使用POL模块,以达到特定的瞬时负载需求。如图3所示,这只需要在T2系列模块的VSENSE接脚与TurboTrans接脚之间接上电阻,从而就可根据数据表决定电阻的值与所需的电容数量。


                                                                                                       图3 接上TurboTrans的T2系列电源模块
继续阅读
Xilinx演示56G PAM4收发器技术迎接下一代以太网部署

赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX)) 近天宣布运用四级脉冲幅度调制 (PAM4) 传输机制并采用 56G 收发器技术开发了一款16nm FinFET+ 可编程器件。针对下一代线路速率,PAM4 解决方案是业界公认的最具可扩展性的信令协议,其能够将现有基础架构的带宽提升一倍,从而助力推动新一轮光互联和铜线互联以太网的部署。

首届5G算法创新大赛助力加速5G开发

5G 算法创新大赛是创新亚洲2015 FPGA设计竞赛的一部分,这一APAC大学学生工程设计竞赛旨在培养人才,推动创新。在此次大赛过程中,华为创新研究计划(HIRP)提供了极大的支 持,并建议了算法主题,展示了作为领先通信公司对创新和开发未来技术的承诺。通过HIRP,华为会继续加强业界协作,借助知识共享推动技术进步。

李赞教授:从事可靠通信研究的年轻女学者

刚刚获得第十二届“中国青年女科学家奖”的西安电子科技大学通信工程学院李赞教授,其颁奖词是研制出了我国独立自主的新一代流星余迹通信系统。实际 上,流星余迹通信只是高安全、高可靠通信方式之一。

两种基于FPGA的软件滤波方法

干扰脉冲和毛刺信号是影响FPGA 稳定工作的主要因素。与硬件滤波相比,软件滤波不需要硬件电路的支持,从而可以减少元器件的使用,降低成本,更重要的是软件滤波更易于修改,所以常采用软件滤波的方法来实现电路中的信号滤波问题。

基于I2C总线图像传感器配置的FPGA实现

本文以MT9P031图像传感器为例,用Verilog 硬件描述语言设计了I2C 总线的接口电路,以FPGA 作为核心控制器实现了对MT9P031 初始化操作,不仅验证了I2C 总线的配置效果,得到了理想的图像数据,还为后续线结构光图像的处理系统奠定了基础。