传输线的反射干扰分析

分享到:

 一.引言

  在微机系统中,接口与其它设备之间的连接要通过一定长度的电缆来实现,在计算机内部,印制电路板之间需要通过焊接线来连接。在一些其它的脉冲数字电路中也存在这类事的问题。脉冲信号包含着很多的高频成分,即使脉冲信号本身的重复频率并不十分高,但如果前沿陡峭,在经过传输通道时,将可能发生信号的畸变,严重时将形成振荡,破坏信号的正常传输和电路的正常工作。脉冲信号的频率越高,传输线的长度越长,即便问题越严重。

  二.传输线的反射干扰及其造成的危害

  任何信号的传输线,对一定频率的信号来说,都存在着一定的非纯电阻性的波阻抗,其数值与集成电路的输出阻抗和输入阻抗的数值各不相同,在他们相互连接时,势必存在着一些阻抗的不连续点。当信号通过这些不连续点时便发生“反射”现象,造成波形畸变,产生反射噪声。另外,较长的传输线必然存在着较大的分布电容和杂散电感,信号传输时将有一个延迟,信号频率越高,延迟越明显,造成的反射越严重,信号波形产生的畸变也就越厉害。这就是所谓的“长线传输的反射干扰”。对于TTL器件来说,“过冲”超过6V时,对器件输入端的P-N结就有造成损坏的可能。同时从+3V~-6V的大幅度下降,将会对邻近的平行信号产生严重的串扰,且台阶将造成不必要的延时,给工作电路造成不良的后果。一旦形成震荡,危害就更严重,这种振荡信号将在信号的始端和终端同时直接构成信号噪声,从而形成有效的干扰。

  三.信号传输线的主要特性及阻抗匹配

  1.信号传输线的特征阻抗

  对于计算机及数字系统来说,经常使用的信号传输线主要有单线(含接连线和印制线等)、双绞线、带状平行电缆、同轴电缆和双绞屏蔽电缆等。传输线的特性参数很多,与传输线的反射干扰有关的参数主要有延迟时间和波阻抗。一般说来,反显得信号延迟时间最短,同轴电缆较长,双绞线居中,约为6ns/m。波阻抗为单线最高,约为数百欧,双绞线的波阻抗,双绞线的波阻抗一般在100Ω-200Ω之间,且绞花越短,波阻抗越低。从抗干扰的角度讲,同轴电缆最好,双绞线次之,而带状电缆和单线最差。

  2.阻抗的匹配

  当传输线终端不匹配时,信号被反射,反射波达到始端时,如始端不匹配,同样产生反射,这就发生了信号在传输线上多次往返反射的情况,产生严重的反射干扰。因此要尽可能做到始端和终端的阻抗匹配,是抑制反射干扰的有效途径。为此,确定“长线”的最佳长度是至关重要的。

  在实际实践中,一般以公式的经验来决定实际电路信号传输线的最大允许不匹配长度(也即“长线”界限)。其中,为电路转换边沿的平均宽度,对于常用的中速TTL电路,取15ns,为传输线的延迟时间。可以计算出,其最大允许匹配长度分别为1m,0.6m和0.4m,否则应考虑阻抗匹配。对于高速运行的 ECL器件,由于其传输时间只有4ns-5ns,故传输长度一般超过20cm时,就应考虑匹配问题。

  阻抗匹配的方法可以分为始端阻抗匹配和终端阻抗匹配。

  始端阻抗匹配的方法是在电路的输出端,即传输线的输入端串接一个电阻R,使电路的输出电阻(对TTL而言分别为14R和135R)与所用传输线的波阻抗(如双绞线典型波阻抗为130R)相近似,如图3所示。这种方法简单易行,波形畸变也较小。但由于电流流经,使在线低压电平上升,从而降低信号低电平的噪声容限。一般规定低电平的升高要小于0.2V,为此应考虑减少负载们的个数来减小电阻R上的电压降。

  无源终端匹配可以在接收端的逻辑门的输入端,即传输线的终端并联一个电阻,其阻值应近似等于传输线的波阻抗,如图4所示。这种方法一般仅限于发送端采用功率驱动门的场合,如用普通逻辑门输出时,并联这样小的电阻负载,会使其输出高电平下降,从而一般各项电路的高电平噪声容限。

  有源终端并联匹配,如图5,可以克服无源终端并联匹配时所造成的高电平噪声容限下降。在图中交流状态下,电源可视为短路,与的并联值等于传输阻抗的波阻抗。
4 振铃现象的产生及抑制

  由于任何传输线都不可避免地存在着引线电阻、引线电感和杂散电容,因此,一个标准的脉冲信号在经过较长的传输线后,极易产生上冲和振铃现象。大量的实验表明,阴线电阻可使脉冲的平均振幅减小;而杂散电容和引线电感的存在,则是产生上冲和振铃的根本原因。在脉冲前沿上升时间相同的条件下,阴线电感越大,上冲及振铃现象就越严重;杂散电容越大,则是波形的上升时间越长;而引线电阻的增加,将使脉冲振幅减小。

  在实际电路中,采用下列几种方法来来减小和抑制上冲及振铃。

  (1)串联电阻。利用具有较大电阻的传输线或是人为地串入适当的阻尼电阻,可以减小脉冲的振幅,从而达到减小上冲和振铃程度的目的。但当传入电阻的数值过大时,不禁脉冲幅度减小过多,而且使脉冲的前沿产生延迟。因此,串入的阻尼电阻值应适当,并且应选用无感电阻,电阻的连接为值应靠近接收端。

  (2)减小引线电感。设法减小线路及传输线的引线电感是最基本的方法,总的原则是:尽量缩短引线长度;加醋到线和印制铜箔的宽度;减小信号的传输距离,采用引线电感小的元器件等,尤其是传输前沿很陡的脉冲信号时更应注意这些问题。

  (3)由于负载电路的等效电感和等效电容同样可以影响发送端,使之脉冲波形产生上冲和振铃,因此,应尽量减小负载电路的等效电感和电容。尤其是负载电路的接地线过长时,形成的地线电感和杂散电容相当可观,其影响不容忽视。

  (4)逻辑数字电路中的信号线可增加上拉电阻和交流终端负载,如图6所示。上拉电阻(可取)的接入,可将信号的逻辑高电平上拉到5V。交流终端负载电路的接入不影响支流驱动能力,也不会增加信号线的负载,而高频振铃现象却可得到有效的抑制。

  上述振铃除了与电路条件有关外,还与脉冲前沿的上升时间密切相关。即使电路条件相同,当脉冲前沿上升时间很短时,上冲的峰值将大大增加。一般对于前沿上升时间在1以下的脉冲,均考虑产生上冲及振铃的可能。因此,在脉冲信号频率的选择问题上,应考虑在满足系统速度要求的前提下,能选用较低频率的信号绝不选用高频信号;如无必要,也不应过分要求脉冲的前沿非常陡峭。这对从根本上消除上冲和振铃视听有利的。

  五.结束语

  理想的匹配状态实际上是不存在的,而且逻辑电路的输入和输出阻抗都具有非线性,且传输线的引线电感和线路的杂散电容的存在也是不可避免的。因此,即使是最好的匹配,也只能是在不同程度上对反射干扰进行了抑制,使其不致影响系统的正常工作。因而在实际电路中尽量缩短传输线的长度,则是至关重要和最根本的方法。

继续阅读
驻波比的详细解析

驻波比(VSWR)用来检测天馈线系统、射频接头以及所有的连接到基站的射频设备的工作状态。VSWR过高会导致掉话、高误码率,而且由此引入的发射/接受功率的衰减会导致小区覆盖半径缩小。

WiFi天线设计指南

随着市场竞争的加剧,硬件设备正以集成化的方向发展。天线也由外置进化内置再进化到嵌入式,我们先来介绍这类应用的天线种类。

详解传输线的反射原理

在低频时,一段普通导线就可以有效地将两个电路短接在一起,但是在高频时候就不同了。在高频电路中,一个小小的过孔、连接器就会对信号产生很大的影响。为了分析高速信号,引入了一个新的模型——传输线。理想传输线的两个主要特征就是时延和阻抗。如果电路中传输线的阻抗突变会导致信号的反射,使得信号质量产生较大的影响,这篇文章主要介绍这方面的信息。

Qorvo:用工具来简化RF设计的过程

Qorvo®是连接世界的创新RF解决方案的领先提供商,宣布推出免费的可下载计算器,支持各种RF匹配任务。 Qorvo MatchCalc™是一个独特的工具,可以让RF工程师快速匹配其系统设计,而无需连接到复杂的仿真程序,加快设计过程,缩短产品上市时间。

Qorvo 最新MATCHCALC匹配设计工具

Qorvo MatchCalc是一款可下载的RF匹配计算器,旨在提供理想的组件值,用于将S1P或S2P文件的阻抗与所需的系统或参考阻抗进行匹配。