读懂了传统芯片封装测试工艺，5G时代又有哪些新的技术革新挑战？

3G提高了通信速度，4G改变了我们的生活，5G时代则因为技术的革命性，整个社会形态与商业形态都被深刻影响，对于芯片封装测试领域同样也带来了许多新的技术革新......

11月上旬，2018中国集成电路产业促进大会的5G通信芯片主题论坛上，Qorvo亚太区客户质量工程总监周寅便用示例详细介绍了传统的芯片封装测试工艺流程与5G芯片封装技术演进路线。

Qorvo亚太区客户质量工程总监周寅发表演讲

Qorvo是全球少数能够整合所有射频全方位解决方案的公司，主要业务领域包括移动终端、基站芯片和航空航天等。工欲善其事，必先利其器，两年前新投入运营的德州工厂是Qorvo全球范围内最大的组装、封装和测试运营中心，补充了Qorvo现有的北京制造业务， 并与Qorvo北京工厂组成Qorvo中国制造中心，共同合力支撑全球的生产运营。

这一种很典型的十几年前一种基于基板（Substrate）的层压封装结构模型（Laminate Module Package），它大致上可分为几个步骤：首先在基板表面贴装SMT的被动元件，也就是我们平时常用到的电容、电感等。第二步贴主动元件，就是中间部分的晶圆，它实现芯片的大部分电路功能。这两步做完之后，需要连接电路，以前一般用金线、铜线、铝线进行连接，以实现芯片的电路功能。做完这三步后，芯片的功能便基本实现了，接下来还要用一些材料，比如陶瓷或聚脂，对芯片塑封以确保可靠性。这就是封装最基本、最简单的一套流程。

1. 晶圆研磨和切割工艺

2. 倒装芯片贴装工艺

在芯片里贴被动元件与在电路板上贴元件类似，刷上焊锡膏，把被动元件焊接到基板上面，实现它的连接功能，唯一的区别只是它用到的SMD元件会更小。今后的趋势是分立元件会更多地集成在芯片里，外围不会有太多元件。

作为功率放大的器件，需要高功率的、高带宽的材料，比如砷化镓、氮化镓，也需要一些低频的功率器件，共同做在晶圆上。每一片晶圆，可能包含许多直径大概0.1到0.5毫米的小晶片，我们称之为die。对晶圆的专用机器会使用环氧树脂将晶圆粘接到目标表面，令目标与晶圆进行导电导热的连接。环氧树脂材料对die和die之间的距离有一定限制，随着晶圆越做越小，也可能用到一些其它新材料，例如导电薄膜，从而使芯片的集成度提高。

3. 引线键合工艺

焊线（Wire Bond）将芯片上的电路连接起来。现在焊线的方式会用到一个mil（千分之一英寸，约0.0254mm）的金线，随着成本控制和其它一些生产考量，也会用到合金、铝线或其它一些焊线材料。不同的die之间互相用这种线进行连接。

虽然采用焊线的芯片，基板设计灵活度较高，但焊线制约了封装的尺寸。随着频段越来越宽、频谱越来越复杂，焊线技术已不太适用消费电子产品，尤其是可穿戴设备。现在常用铜柱凸点倒装的方式实现芯片内的连接。

4. 塑封成型工艺

塑封前

塑封后

最终我们利用环氧树脂、二氧化硅或其它材料对芯片进行塑封，以实现产品的可靠性，比如防潮、防震这些功能。塑封完成后会在芯片上面激光打码，留下一些基本信息，通过这些信息就可以追溯芯片的生产记录。打码后会将整版芯片切割成单个芯片包装。

5. 切割工艺

6. 检验

包括磁阻检测、整板测试、干式烘焙测试、晶圆探测等。

射频芯片封装模式的不断演进

纵观芯片封装模式的演进，5-10年前器件的封装更多的是用Wire Bond间隔的模式，通过晶片贴到类似于传统意义的PCB的基板上，达到厚度更薄密度更高。又或者是Wire Bond间隔的多个晶片及表面贴装元件的混装方式，能够把wafer的其它一些功能，比如控制模块、电源管理模块、filter，包括开关，全部封装在里边。

5年前的封装模式现在很多主流的手机和基站产品仍在使用，更多用的是倒贴的方式。接下来的封装，集成度会越来越高。系统级封装（System In a Package）可将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。

此外，5G推动芯片向更高集成度、更小尺寸和更高的性能发展，新的封装技术要求设计和制造能力的不断提升。周寅最后指出，Qorvo RF Fusion 射频前端模块，实现了功能集成上的突破，可将中频/高频模块整合到一起。通过采用 Qorvo 独有的内核功能组合，可提升性能，降低功耗和解决方案整体的尺寸大小，同时提供更高的载波聚合容量，满足5G时代智能手机制造商日益增长的全球覆盖需求。