新型3D滤波器大幅减小芯片尺寸

分享到:

本文来自摩尔芯闻
 
伊利诺伊大学香槟分校的研究人员开发出一种滚动式2D滤波器,可以替代大型离散设计。使用标准CMOS技术在单个平面上将电感性和电容性元件印刷在柔性基板上,然后由内置应力触发,以自组装并卷成圆柱形空心结构。通过设计平面结构的几何形状和组成层的特性,以在将设备卷起时实现具有所需内径的特定匝数,可以实现很好的电气特性。
 
这种微管自卷式膜(S‐RuM)的工作频率范围为1至10GHz,该过滤器的面积为0.09 mm 2,体积为0.01 mm 3,比分立式过滤器小十倍。
1
“凭借我们的团队在卷绕式电感器和电容器上取得的成功,利用这种制造工艺的2D到3D自组装特性将这些不同的组件集成到一个自卷式且节省空间的设备中是很有意义的”,该大学的电气和计算机工程教授李秀玲说。
 
L和C组件的网络布局还可以通过选择适当的输入,输出和接地触点布线拓扑来重新配置。研究人员马克·克拉曼(Mark Kraman)说:“我们可以对在2D膜层上形成电路所用的掩模进行调整,以实现特定设备所需的任何类型的电相互作用。使用这种技术,使用不同的滤波器设计进行实验相对简单,因为我们只需要在要进行更改时修改该掩模结构即可。”
 
该团队测试了轧制组件的性能,发现在当前设计下,这些滤波器适用于1-10GHz的应用。尽管设计目标是用于射频通信系统,但该团队表示,基于过去研究中获得高功率电感器的能力,包括兆赫兹范围在内的其他频率也是可能的。
 
研究人员使用了几种简单的滤波器设计,但是从理论上讲,可以使用相同的处理步骤来组合任何滤波器网络。
 
他说:“我们整体集成电感器和电容器的方法可以将无源电子电路集成提高到一个全新的水平。实际上,用一个掩模组就可以以这种方式制造的电路的复杂性或配置没有限制。”
继续阅读
新型3D滤波器大幅减小芯片尺寸

伊利诺伊大学香槟分校的研究人员开发出一种滚动式2D滤波器,可以替代大型离散设计。使用标准CMOS技术在单个平面上将电感性和电容性元件印刷在柔性基板上,然后由内置应力触发,以自组装并卷成圆柱形空心结构。通过设计平面结构的几何形状和组成层的特性,以在将设备卷起时实现具有所需内径的特定匝数,可以实现很好的电气特性。

5G引领射频滤波器市场爆发,技术发展趋势看这一篇就够了

随着5G时代所使用的电磁波频率提升,更加高效的毫米波将逐步开始使用。为了实现毫米波的信号覆盖与高密度连接,基站天线尺寸也将降至毫米级,逐步实现微型基站。而在此发展背景下,基站所使用的滤波器也将逐步缩小尺寸至毫米级,保持其与电磁波波长在同一级别。因此未来陶瓷介质滤波器将占据 5G 滤波器的主要市场。

5G滤波器市场蓄势爆发,是否已达规模量产节点?

陶瓷滤波器产业即将随着5G产业的发展而蓄势爆发,其基础研究已成熟,但大面积量产和生态建设还需时日。

工程师必备:EMC设计规范

本规范重点在单板的 EMC 设计上,附带一些必须的 EMC 知识及法则。在印制电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线形成的回路拾取噪声等。

射频工程师必看:传输线的全反射状态

我们在讲述电压驻波比的文章中提到过传输线的状态,即完全匹配状态,完全反射状态和部分比配状态。我们知道,完全匹配状态下,是不存在驻波的,即驻波比 VSWR 为 1. 完全反射状态下,会形成纯驻波,电压驻波比 VSWR 为无穷大。实际系统设计中,最为常用的是部分匹配,即我们要根据系统的驻波比要求去完成实际系统的设计。今天,我们来看一个极限——传输线的全反射状态——即纯驻波条件下的传输线特性。