名词定义(TRP: 发射功率,TIS: 接收灵敏度)
在无线网络中,射频模块具有两个重要指标:传导TRP和传导TIS。然而,一旦模块安装了天线,整个系统需要在OTA暗室中进行辐射TRP和辐射TIS的测试。辐射TRP通常不会出现问题,但辐射TIS很容易受到产品内部电磁噪声的干扰。如果辐射TIS未达到标准要求,首先应考虑传导TIS是否符合要求。传导TIS与射频电路中的器件(如双工器的隔离度)以及各个电路节段之间的匹配等因素有关。射频电路的工作流程如下:
接收:天线 → 匹配电路 → 双工器 → 声表滤波器(SAW) → 低噪声放大器(LNA) → 混频器
发射:天线 ← 匹配电路 ← 双工器 ← 功率放大器(PA)← 混频器
当传导TIS达到标准后,我们再处理产品内部的电磁干扰。电磁干扰是无处不在的,产品内部的工作频率及其谐波频率可以高达1GHz以上。如果干扰频率落在天线接收频率范围内,就会影响到TIS的性能。下面通过一些案例来说明电磁干扰对辐射TIS的影响。
案例一:智能POS机中DDR时钟、屏幕时钟和数据、地噪声对4G天线的TIS产生影响。
问题描述:
在智能POS机中,4G天线FDD ban5/8 在OTA暗室中测试的TIS值为-78dB,辐射TIS未达到标准(标准值为-91dBm),而辐射TRP以及模块传导TRP和TIS都符合要求。
问题分析:
传导TRP和TIS都达到要求,表明模块本身没有问题;辐射TRP符合标准,表明天线也没有问题。然而,辐射TIS仅为-78dBm,可以确定是产品内部电磁干扰影响了接收灵敏度。通过使用频谱仪检测干扰源,发现CPU和DDR的时钟频率以及屏幕的差分时钟和数据存在较大的干扰(如下图所示)。
解决问题:
通过软件适当降低DDR时钟的驱动能力,将TIS值从-78dBm提升到了-80dBm。接下来,我们使用锡焊将CPU与DDR上方的屏蔽盖周围与PCB地良好连接,这将TIS值进一步提升至-83dBm(尽管用锡焊将屏蔽盖焊死不符合量产要求,后续改板时会去掉屏盖夹子,并将夹子改为金属框,确保金属框与PCB地良好连结,然后将屏蔽盖放入金属框中,测试结果显示TIS能达到-82dBm)。
小结:屏蔽盖的作用主要是屏蔽空间辐射,并承担地回路的功能,以减弱共模噪声。
在焊接好屏蔽盖之后,我们使用导电布对屏排线进行屏蔽,并将两端接地,这使得TIS值能够提升至-86dBm(在改板后,对屏的差分时钟和数据进行串联一个90Ω的共模电感,同时将原来的屏FFC排线改为FPC排线,测试结果显示TIS能达到-88dBm)。
小结:图中展示了90Ω共模电感的频率特性曲线,其中90Ω指的是当频率为100MHz时的共模阻抗。共模阻抗随着频率变化而变化,在800MHz至960MHz范围内,共模阻抗高达600Ω,因此,90Ω共模电感对800MHz至960MHz的共模噪声具有良好的抑制效果。另外,FPC排线不仅具备屏蔽效果,还可为信号提供地回路。
我们移除掉与PCB地相连接的导电棉,只保留天线接地位的导电棉,并进行测试,结果显示TIS值能够达到-91dBm,最终辐射TIS符合要求。
小结:地噪声以电流的形式传播,电流会朝着阻抗较低的方向流动。PCB上的地噪声会通过导电棉流向后盖金属,然后再通过后盖流向天线的接地位。
案例二:智能音箱中频偏影响WIFI天线的TIS。
问题描述:
在智能音箱中,2.4G WIFI天线的传导、辐射的TRP和TIS测试结果均不符合要求,但天线的驻波比、回波损耗等参数正常。
问题分析:
传导TRP和TIS均不合格,说明模块本身存在问题。经过调整各电路的匹配后,TRP和TIS并没有明显提升。通过频谱仪观察发射频率时,发现出现了频偏问题。首先,我们将晶振作为可能的原因进行考虑,因为晶振的基准频率误差较大,会导致本地振荡信号的频偏,而本地振荡信号是合成发射和接收频率的一部分。
解决问题:
如下图所示,通过调节晶振两侧的匹配电容CG和CD,并最终选择了10pF的值,使得发射和接收频率都在标准范围内。最终测试结果显示,TRP和TIS合格。
小结:负载电容是晶振产生基准频率的一个参数,负载电容包含了CG、CD以及走线寄生电容和芯片端等效电容。走线寄生电容和芯片端等效电容不易控制,因此需要通过外部电容CG、CD进行调节。
案例三:行程记录仪中DC-DC和摄像头的噪声影响GPS天线的接收灵敏度
问题描述:
在行程记录仪中,GPS天线的辐射TIS测试结果未达到要求,但TRP和传导TIS均符合要求。天线的驻波比、回波损耗等参数正常,这表明产品内部的电磁干扰可能对接收灵敏度产生了影响。
问题分析:
通过使用频谱仪检测干扰源,我们发现背光的DC-DC输出具有较大的纹波噪声,并且摄像头时钟存在谐波干扰。在实验过程中,调节背光亮度和关闭摄像头会提升GPS的搜星数和星值,这进一步确认了背光和摄像头噪声对GPS天线的TIS造成了干扰。
解决问题:
如下图所示,在MCLK和PCLK线路上分别串联120Ω磁珠。其中,MCLK的磁珠放置靠近芯片端,而PCLK线上的磁珠则串联在摄像头端。这样做后,GPS的搜星数和星值有一定的提升。
小结:磁珠的放置位置应靠近源端,这样可以减弱走线中间部分的辐射和耦合干扰。MCLK由芯片提供,而PCLK由摄像头产生。
在DC-DC输出端增加一个10pF的电容,并在电容后面串联120Ω的磁珠以滤除纹波噪声。最终测试结果显示,GPS的搜星数和星值达到了要求。
小结:通过计算,选择大约10pF的电容可以滤除1.575GHz频率的信号。同时,磁珠的大小和放置位置会影响DC-DC的转换效率,通常应将磁珠放置在电容器之后。
总结:产品内部常见的电磁干扰源包括DDR、屏幕、摄像头等时钟的谐波噪声、DC-DC纹波噪声和地噪声等。在PCB设计初期,需要考虑EMC设计,布局和走线要合理规划,高频信号线应串联共模电感或磁珠,电压线应考虑串联磁珠和并联电容的位置等。这样可以避免不必要的改板,缩短研发周期。