DDS技术在射频领域得到了广泛的开发和应用，它是一种数字技术，通过固定频率的参考时钟源产生可调的正弦波。相比传统的频率合成器，DDS具有低成本、低功耗、高解析度和快速转换时间等优点。因此，在电信和电子仪器等领域中广泛应用，并成为实现设备全数位化的关键技术。然而，参考时钟源的动态性能直接影响到DDS的输出频谱。本文将详细探讨DDS技术的相关内容。
DDS的优点
DDS具有以下几个优点：
输出频率是数字可调的，具有小于1赫兹（Hz）的频率分辨率。
输出正弦波的相位是数字可调的，对于需要多个DDS互相同步的应用非常有用。
由于没有温度漂移或元件老化引起的误差，DDS具有高稳定性。
DDS的局限性
DDS也存在一些局限性：
DDS输出的基频必须低于参考时钟频率的40%，以滤除频谱中的镜像频率。
随着输出频率的增加，DDS输出的基频幅度会衰减。一些DDS设备内置了数字反SINC滤波器来克服这个问题。
由于DDS输出的正弦波是通过数字化采样方法生成的，因此会存在一定程度的失真，其频谱并不理想。
DDS的构成和调制原理
DDS由累加器、角度幅度转换器和数模转换器（DAC）三部分组成。累加器是一个带反馈的加法器，用于生成相位值。角度幅度转换器将数字相位值转换为数字幅度值。数模转换器将输入的数字幅度值转换为成比例的模拟量输出，可以是电压或电流形式。
在DDS中有两个关键点需要注意：
角度幅度转换器输入端的相位截短。
角度幅度转换器输出端的幅度分辨率是有限的。
根据DDS的输出频谱，需要采用滤波方法来衰减镜像频率。通常在DDS评估板上使用5阶或7阶的低通椭圆滤波器，并将滤波器的转折频率设定在DDS最大时钟频率的40%左右。
频率规划
频率规划的主要内容包括以下几个方面：
判定DDS主要杂散源。
理解参考时钟性能对DDS的重要性。
利用公式或模型预测DDS所有最大杂散的频率位置。
估计相位截短杂散、相位幅度转换杂散和参考时钟杂散的幅度。
考虑DAC谐波杂散。
分析数字开关的馈通信号杂散，以获得更高的SFDR（无杂散动态范围）。
通过对DDS技术的分析和频率规划，可以更好地理解其特点和局限性，并优化设计，以满足实际应用需求。
作为电子设计工程师，我们将详细讨论DDS输出中的四个主要杂散源，并预测它们产生的杂散的频率位置。
REF CLOCK SPURS / NOISE（参考时钟杂散/噪声）
参考时钟是对DDS输出的一个重要影响因素：
参考时钟的性能直接影响DDS的输出性能。
参考时钟的杂散频率会以固定频率偏移的形式传递到DDS的输出。
参考时钟的噪声也会以相同方式传递到DDS的输出。
DDS输出中参考时钟的杂散或噪声幅度会随控制字减小而减小。这可以使用以下公式表示：
dBc = -20 log(参考时钟频率/DDS输出频率)
如果使用了内置参考时钟倍频器，参考时钟的所有噪声和杂散都会在PLL环路带宽内按照以下公式放大：
dBc = 20 log(参考时钟的倍频数，如4倍至20倍)
了解参考时钟的这些影响，可以快速确定DDS输出中是否由参考时钟引起的杂散。
在下面的频谱图中，我们将参考时钟频率和DDS输出频率叠加在一起。参考时钟频谱用蓝色曲线表示，为400 MHz，DDS输出频谱用绿色线表示，约为10.1 MHz。通过叠加这两个频谱，我们可以看到参考时钟杂散对DDS输出的影响。为了说明这一点，我们对400 MHz的参考时钟进行了10%幅度调制（AM）的100 kHz正弦信号。从图中可以看出，100 kHz的调制频率存在于参考时钟和DDS输出中。
请注意，参考时钟和DDS输出中引起的杂散会产生相同的频率偏移。这是参考时钟杂散的固有性质，即无论DDS的控制字如何变化，参考时钟的杂散在DDS输出中都会表现为相同的频偏。
该图还显示了参考时钟杂散衰减的20log(x)关系，其中x表示参考时钟频率与DDS输出频率的比率。在本例中，我们使用的比率是400 MHz比10 MHz，相当于32 dB的衰减。
然而，如果仔细观察，图中所示的衰减接近38 dB。我们认为额外的6 dB衰减是由于参考时钟输入级从幅度调制（AM）到相位调制（PM）的转换过程引起的。尽管如此，上述结论和分析是一致的。
