电源噪声对射频集成电路性能的影响及优化设计方案

随着射频集成电路 （RFIC） 中添加了更多的构建模块，出现了更多的噪声耦合源，这使得电源管理变得越来越重要。本文介绍了电源噪声如何影响 RFIC 的性能。本文以集成锁相环 （PLL） 和压控振荡器 （VCO） 的 ADRF6820 正交解调器为例，但结果广泛适用于其他高性能 RFIC。

电源噪声会在解调器中产生混频产物，从而降低 PLL/VCO 中的相位噪声，从而降低线性度。详细的电源评估以及使用低压差稳压器 （LDO） 和开关稳压器的推荐电源设计。

凭借其双电源和高水平的 RF 集成度，ADRF6820 为讨论提供了理想的平台。它使用与 ADL5380 正交解调器类似的有源混频器内核和与 ADRF6720相同的 PLL/VCO 内核，因此提供的信息可以应用于这些元件。此外，该电源设计可应用于需要 3.3 V 或 5.0 V 电源且功耗相似的新设计。

图 1 所示的 ADRF6820 正交解调器和合成器非常适合下一代通信系统。该器件功能丰富，包括一个高线性度宽带 I/Q 解调器、一个集成的小数 N 分频 PLL 和一个低相位噪声多核 VCO。它还集成了一个 2：1 RF 开关、一个可调谐 RF 巴伦、一个可编程 RF 衰减器和两个 LDO。高度集成的 RFIC 采用 6 mm × 6 mm LFCSP 封装。

受电源噪声影响最大的 block 是 mixer core 和 synthesizer。耦合到混频器核心中的噪声会产生不需要的产物，从而降低线性度和动态范围。这对于正交解调器尤其重要，因为低频混频产物位于目标频带内。同样，电源噪声会降低 PLL/VCO 的相位噪声。不需要的混频产物和降级的相位噪声的影响对于大多数 mixer 和 synthesizer 来说很常见，但确切的降级程度取决于芯片的架构和布局。了解这些电源敏感性可以实现更稳健的电源设计，从而优化性能和效率。

ADRF6820 使用双平衡 Gilbert 单元有源混频器内核，如图 2 所示。双平衡意味着 LO 和 RF 端口均采用差分驱动。

滤波器抑制高次谐波后，得到的混频器输出是 RF 和 LO 输入的和差。差值项（也称为 IF 频率）位于目标频带内，是所需的信号。sum 项超出带外并被过滤。

理想情况下，只有所需的 RF 和 LO 信号才会呈现给混频器内核，但这种情况很少见。电源噪声可以耦合到混频器输入中，并表现为混频杂散。根据噪声耦合的来源，混频杂散的相对幅度可能会有所不同。图 3 显示了混频器的输出频谱示例，以及由于电源噪声耦合，混频产物可能位于何处。在图中，CW 对应于耦合到电源轨上的连续波或正弦信号。例如，噪声可能是来自 600 kHz 或 1.2 MHz 开关稳压器的时钟噪声。电源噪声会导致两个不同的问题 – 如果噪声耦合到混频器输出，CW 音调将出现在输出端，没有频率转换;如果耦合发生在混频器输入端，CW 音调将调制 RF 和 LO 信号，在 IF ± CW 处产生产物。

这些混频产物可能接近所需的 IF 信号，因此很难将它们滤除，并且动态范围损失是不可避免的。对于正交解调器尤其如此，因为它们的基带很复杂且以直流为中心。ADRF6820的解调带宽范围为直流至 600 MHz。如果噪声为 1.2 MHz 的开关稳压器为混频器内核供电，则在 IF ± 1.2 MHz 时会产生不需要的混频产物。

要设计电源管理解决方案，首先检查 RFIC 的电源域，以确定哪些 RF 模块由哪个域供电、每个域的功耗、影响功耗的操作模式以及每个域的电源抑制。使用此信息，可以收集 RFIC 的敏感度数据。

ADRF6820 的主要功能块都有自己的电源引脚。两个域由 5-V 电源供电。VPMX 为混频器内核供电，VPRF 为 RF 前端和输入开关供电。其余域由 3.3-V 电源供电。VPOS_DIG为集成 LDO 供电，该 LDO 输出 2.5 V，为 SPI 接口、PLL 的 Σ-Δ 调制器和合成器的 FRAC/INT 分频器供电。VPOS_PLL 为 PLL 电路供电，包括参考输入频率 （REFIN）、鉴频鉴相器 （PFD） 和电荷泵 （CP）。VPOS_LO1 和 VPOS_LO2 为 LO 路径供电，包括基带放大器和直流偏置基准。VPOS_VCO为另一个集成 LDO 供电，该 LDO 输出 2.8 V 为多核 VCO 供电。该 LDO 对于最大限度地降低对电源噪声的敏感性非常重要。

ADRF6820 可在多种操作模式下进行配置。在正常工作模式下，LO 为 2850 MHz，功耗低于 1.5 mW。减小偏置电流可降低功耗和性能。增加混频器偏置电流会使混频器内核更线性并改善 IIP3，但会降低噪声系数并增加功耗。如果噪声系数至关重要，则可以降低混频器偏置电流，从而降低混频器内核内的噪声并降低功耗。同样，输出端的基带放大器具有可变电流驱动能力，适用于低阻抗输出负载。低输出阻抗负载需要更高的电流驱动并消耗更多的功率。数据表提供了显示每种操作模式的功耗的表格。

电源轨上的噪声耦合在 CW 和 IF ± CW 处产生不需要的音调。为了模拟这种噪声耦合，将 CW 音调应用于每个电源引脚，并测量生成的混频产物相对于输入 CW 音调的振幅。将此测量值记录为电源抑制，以 dB 为单位。电源抑制随频率而变化，因此请在 30 kHz 至 1 GHz 范围内扫描 CW 频率以捕获行为。目标频带上的电源抑制决定了是否需要滤波。PSRR 的计算公式为：
1、以 dB 为单位的 CW PSRR = 输入 CW 幅度 （dBm） – 在 I/Q 输出处测得的 CW 馈通 （dBm）
2、（如果 ± CW）以 dB 为单位的 PSRR = 输入 CW 幅度 （dBm） – 在 I/Q 输出处测量的 IF ± CW 馈通 （dBm）
3、（IF + CW） 单位为 dBm = （IF – CW） dBm，因为围绕载波调制的 CW 音调具有相同的幅度。

图 4 显示了实验室设置。将 3.3 V 或 5 V 直流电源施加到网络分析仪上，以产生具有 3.3 V 或 5 V 偏移的扫描连续正弦信号。将此信号应用于 RFIC 上的每个电源轨。两个信号发生器提供 RF 和 LO 输入信号。测量频谱分析仪上的输出。

不需要的混频产物的幅度取决于芯片的电源抑制，以及评估板上去耦电容的大小和位置。图 5 显示了在电源引脚上给定 0 dB 正弦信号时输出端的 （IF + CW） 音调幅度。在没有去耦电容的情况下，不需要的音调的幅度在 –70 dBc 和 –80 dBc 之间。数据手册建议在电路板顶部与器件相邻放置一个 100 pF 电容器，在背面放置一个 0.1 μF 电容器。这些外部去耦电容器的谐振可以在图表中看到。16 MHz 时的转变是由于 0.1 μF 电容器与 1 nH 寄生电感的谐振。356 MHz 的转换是由于 100 pF 电容器的谐振与两个电容器的 2 nH 寄生电感。500 MHz 时的转换是由于 100 pF 电容器与 1 nH 寄生电感的谐振。

在基带输出处测量电源轨上的干扰信号 （CW） 和调制信号 （IF ± CW） 的幅度。噪声被引入被测电源轨，而其他电源保持干净。图 6 显示了在电源引脚上注入 0 dB 正弦信号并从 30 kHz 扫描到 1 GHz 时 （IF ± CW） 音的幅度。图 7 显示了从 CW 音到基带输出的馈通。

更多资讯内容，详见文章