EMC 关键指南：电磁干扰破解、屏蔽接地与滤波设计，提升电子性能

发布时间：2025-03-31 08:15:00

来源：RF技术社区 (https://rf.eefocus.com)

分享到：

在当今电子设备无处不在的时代，电磁环境变得日益复杂。电子设备在运行过程中，既可能受到外界电磁干扰而出现故障，也可能自身产生的电磁干扰影响其他设备的正常工作。电磁干扰（Electromagnetic Interference，简称 EMI）如同电子世界里的 “隐形杀手”，时刻威胁着电子系统的稳定运行。它主要分为传导干扰和辐射干扰两类。传导干扰就像在导电介质或公共电源线上肆意传播的 “捣蛋鬼”，电子设备产生的干扰信号借此互相干扰；辐射干扰则如同在空间中弥漫的 “干扰波”，电子设备产生的干扰信号通过空间耦合，悄无声息地影响着其他电网络或电子设备。

为了营造一个和谐稳定的电磁环境，保障电子产品之间能够 “和平共处”，各国政府及一些国际组织纷纷行动起来，制定了一系列针对电子产品电磁干扰的规章和标准。符合这些要求的产品，便被赋予了电磁兼容性（Electromagnetic Compatibility，简称 EMC）的特性。值得注意的是，EMC 标准并非一成不变，而是如同动态的生态系统，随时间不断演变，这也是各国或经济组织维护自身利益的常见手段。

从国际层面来看，众多权威组织参与到 EMC 标准的研究与制定中。国际电工委员会（IEC）旗下的国际无线电干扰特别委员会（CISPR）、电气设备（包括电网）内电磁兼容技术委员会（TC77）以及工业过程测量和控制委员会（TC65）等，都在积极推动 EMC 标准的完善。此外，国际标准化组织（ISO）、电气电子工程师学会（IEEE）、欧盟电信标准委员会（ETSI）、国际无线电通信咨询委员（CCIR）以及国际通讯联盟（ITU）等，也在 EMC 标准制定领域发挥着重要作用。在各国标准方面，美国的 FCC 联邦通、德国的 VDE 德国电气工程师协会、日本的 VCCI 日本民间干扰、英国的 BS 英国标准、美国的 ABSI 美国国家标准、俄罗斯的 GOSTR 俄罗斯政府标准以及中国的 GB、GB/T 中国国家标准等，共同构建了全球 EMC 标准体系。

在 EMC 测试领域，涵盖了 EMI 测试和 EMS 测试两大方面。EMI 测试主要检测电子产品向外发射的干扰信号水平，包括辐射骚扰电磁场（RE），其反映了设备通过空间辐射的干扰电磁场强度，对周边电子设备的影响不容小觑；骚扰功率（DP），用于衡量设备产生的干扰功率大小；传导骚扰（CE），关注干扰信号通过导线等传导介质的传播情况；谐波电路（Harmonic），检测设备产生的谐波对电网等系统的影响；电压波动及闪烁（Flicker），评估设备导致的电压不稳定现象；瞬态骚扰电源（TDV），针对电源线上瞬间出现的干扰进行测试。EMS 测试则侧重于检验电子产品抵御外界干扰的能力，例如辐射敏感度试验（RS），测试设备在受到外界辐射干扰时的性能表现；工频次次辐射敏感度试验（PMS），考察设备对工频辐射干扰的抵抗能力；静电放电抗扰度（ESD），模拟静电放电场景，检测设备能否正常工作；射频场感应的传导骚扰抗扰度测试（CS），评估设备对射频场感应传导骚扰的抗干扰能力；电压暂降，短时中断和电压变化抗扰度测试（DIP），检验设备在电压出现异常波动时的稳定性；浪涌（冲击）抗扰度测试（SURGE），模拟雷击等浪涌冲击，考察设备的抗冲击能力；电快速瞬变脉冲群抗扰度测试（EFT/B），检测设备对快速瞬变脉冲群干扰的抵御能力；电力线感应 / 接触（Power induction/contact），评估设备在电力线感应或接触干扰下的性能。

对于 EMC 测试结果，有着明确的评价等级划分。A 级代表实验中技术性能指标完全正常，设备表现完美；B 级意味着试验中性能暂时降低，但功能并未丧失，且实验后能自行恢复到正常状态；C 级表示功能允许出现丧失情况，但可自行恢复，或者在操作者干预后能够恢复；R 级则严格规定，除保护元件外，不允许出现因设备（元件）或软件损坏、数据丢失而造成无法恢复的功能丧失或性能降低。

深入探究 EMC 基础理论，电磁干扰的时域与频域描述是关键。时域特性反映了干扰信号随时间变化的情况，能直观展现干扰的瞬时强度和持续时间等信息。频域特性则从频率角度剖析干扰信号，揭示不同频率成分在干扰中的贡献。例如，周期梯形波在时域上呈现特定的形状和周期，在频域上则具有独特的频谱分布，其谐波成分丰富，通过傅里叶变换可精确分析。宽带噪声在时域上表现为不规则的波动，频域上则覆盖较宽的频率范围，对电子设备的影响较为复杂。时钟与数据噪声在时域上与时钟信号和数据传输紧密相关，频域上其频谱特性与时钟频率及其谐波相关，可能对数字电路的正常工作产生严重干扰。在电磁兼容领域，分贝（dB）是常用的基本单位，它定义为两个功率的比值，通过分贝的使用，能够更方便地描述和比较电磁干扰的强度等参数。

传导干扰耦合形式主要有共阻抗耦合、容性耦合和感性耦合。共阻抗耦合由两个回路经公共阻抗耦合产生，干扰量源于电流 i 或变化的电流 di/dt。当两个电路共用一段公共阻抗时，一个电路中的电流变化会通过公共阻抗影响另一个电路的电压，例如在电源回路中，多个设备共用电源线，若其中一个设备的电流发生突变，可能通过电源线的公共阻抗干扰其他设备。容性耦合是由于在干扰源与干扰对象之间存在耦合的分布电容而产生，干扰量为变化的电场，即变化的电压 du/dt。在高频电路中，相邻导线之间的分布电容可能导致信号耦合，影响电路性能。感性耦合则是因为干扰源与干扰对象之间存在互感，干扰量为变化的磁场，即变化的电流 di/dt。例如，变压器的原副边之间存在互感，若原边电流发生变化，会通过互感在副边产生感应电动势，可能引入干扰。电场与磁场也是电磁学中的重要概念，导体之间的电压产生电场，其强度单位为 V/m；导体上的电流产生磁场，强度单位为 A/m，波阻抗 Zo=E/H。

差模辐射与共模辐射在 EMC 中也有着重要意义。差模辐射由电流在信号环路中流动产生，例如在 PCB 板上，信号电流在其传输路径上形成环路，会产生差模辐射。共模辐射则是由于导体的电位高于参考电位产生，线缆通常是共模辐射的主要来源。在实际情况中，PCB 主要产生差模辐射，而线缆主要产生共模辐射。通过相应公式可计算差模辐射电场和共模辐射电场。差模辐射电场计算公式为：E（电场强度，V/m）= f（电流的频率，MHz）× A（电流的环路面积，cm²）× I（电流的强度，mA）/r（测试点到电流环路的距离，m）；共模辐射电场计算公式为：E（电场强度，V/m）= f（电流的频率，MHz）× L（电缆的长度，m）× I（电流的强度，mA）/r（测试点到电流环路的距离，m）。

为了有效抑制电磁干扰，屏蔽设计至关重要。屏蔽效能计算公式为 SE (dB)= R (dB)+A (dB)+B (dB)，其中 R (dB) 为反射损耗，A (dB) 为吸收损耗，B (dB) 为再反射损耗。在屏蔽设计时，需遵循一系列基本原则。首先，屏蔽体结构应简洁，尽可能减少不必要的孔洞，避免增加额外的缝隙，因为这些缝隙和孔洞可能成为电磁干扰的泄漏通道。其次，要避免开细长孔，通风孔尽量采用圆孔并阵列排放，当屏蔽和散热存在矛盾时，应尽可能开小孔、多开孔，避免开大孔，以减少电磁泄漏。再者，电缆的处理措施极为关键，有时电缆处理的好坏甚至比屏蔽本身更为重要，例如采用屏蔽电缆时，要保证电缆屏蔽层与屏蔽体之间可靠接地，提供足够低的接触阻抗。另外，屏蔽体的电连续性是影响结构件屏蔽效能的最主要因素，相对而言，一般材料本身屏蔽性能以及材料厚度的影响在多数情况下（低频磁场例外）较为次要。同时，还需注意控制成本，在保证屏蔽效果的前提下，选择合适的材料和工艺。在具体设计中，通风孔及开口设计、结构搭接缝屏蔽设计都有相应的规范和要求。当电缆从屏蔽体内穿出时，若处理不当，将显著劣化屏蔽体的屏蔽效能。此时，可采用多种设计原则，如采用屏蔽电缆时，可采用夹线结构保证电缆屏蔽层与屏蔽体可靠接地，或用屏蔽连接器转接保证接地；采用非屏蔽电缆时，可采用滤波连接器转接，利用滤波器通高频的特性保证电缆与屏蔽体之间有足够低的高频阻抗，也可使电缆在屏蔽体内侧或外侧足够短，减小干扰信号耦合；电源线通过电源滤波器出屏蔽体，利用滤波器通高频特性保证电源线与屏蔽体之间有足够低的高频阻抗；还可采用光纤出线，从根本上避免电缆穿透问题。在屏蔽材料及应用方面，导电布、簧片、导电橡胶等材料各有特点和适用场景，截止波导通风板也是一种有效的屏蔽手段。

接地设计同样是 EMC 中的重要环节。接地的目的主要有三个，一是为了安全，即保护接地，电子设备的金属外壳必须接大地，防止因事故导致金属外壳出现过高对地电压，危及操作人员和设备安全；二是为电流返回其源提供低阻抗通道，也就是工作接地；三是防雷接地，为雷击提供电流泄放路径。接地能够为信号回流提供通路，常见的接地方式有单点接地、多点接地及混合接地。单点接地适用于工作频率 1MHz 以下的系统，其特点是将各电路的接地连接到一个公共接地点，可有效避免地环路干扰。多点接地则适用于高频系统，通过多个接地点将电路与大地相连，降低接地阻抗。混合接地结合了单点接地和多点接地的优点，根据不同频率和电路需求，灵活选择接地方式。

滤波设计也是抑制电磁干扰的重要手段。滤波电路由电感、电容、电阻、铁氧体磁珠和共模线圈等构成，是一种频率选择性网络，能够阻止特定频率范围内的信号沿线传递。滤波电路主要分为反射型和吸收型。滤波器件种类丰富，电容包括通用电容和三端电容，电感有通用电感、共模电感和磁珠，电阻也在滤波电路中发挥作用。在实际设计中，有基本的滤波形式，同时还需考虑差模滤波与共模滤波设计。电容和三端电容具有不同的特性，三端电容在抑制高频干扰方面具有独特优势。共模扼流圈能够有效抑制共模干扰电流，铁氧体磁珠则对高频噪声有很好的吸收作用。

在 EMC PCB 设计方面，布局、分层、布线、接地、滤波以及接口电路设计等都有严格要求。布局时，应遵循同类电路布在一块、控制最小路径原则，高速电路间不要靠近小面板，电源模块靠近进单盘的位置。分层上，高速布线层必须靠近一层地，电源与地相邻，元件面下布一层地，尽可能将两个表层布地层，内层比表层缩进 20H。布线要遵循 3W 原则，差分对线等长且靠近走，高速或敏感线不能跨分割区。接地方面，同类电路单独分布地，在单板上单点相连。滤波上，要在电源模块、功能电路设计板级滤波电路。接口电路设计时，要设计滤波电路，实现内外有效隔离。在布局的基本原则中，要参照原理功能框图，基于信号流向，按照功能模块划分；将数字电路与模拟电路、高速电路与低速电路、干扰源与敏感电路分开布局；单板焊接面避免放置敏感器件或强辐射器件；保证敏感信号、强辐射信号回路面积最小；晶体、晶振、继电器、开关电源等强辐射器件或敏感器件远离单板拉手条、对外接口连接器、敏感器件放置，推荐距离≥1000mil；敏感器件要远离强辐射器件，推荐距离≥1000mil；隔离器件、A/D 器件的输入、输出互相分开，无耦合通路（如相邻的参考平面），最好跨接于对应的分割区。特殊器件布局也有讲究，电源部分应置于电源入口处，时钟部分要远离开口，靠近负载，布线内层；电感线圈远离 EMI 源；总线驱动部分布线内层，远离开口，靠近宿；滤波器件输入、输出分开，靠近源，引线短。滤波电容布局时，BULK 电容应放置在所有分支电源接口电路、功耗大的元器件附近、存在较大电流变化的区域（如电源模块的输入和输出端、风扇、继电器等）以及 PCB 电源接口电路。去藕电容要靠近电源管脚，位置和数量要适当。接口电路布局时，接口信号的滤波、防护和隔离等器件要靠近接口连接器放置，先防护，后滤波；接口变压器、光耦等隔离器件要做到初次级完全隔离；变压器与连接器之间的信号网络无交叉；变压器对应的 BOTTOM 层区域尽可能没有其它器件放置；接口芯片（网口、E1/T1 口、串口等）尽量靠近变压器或连接器放置。布线时，要保证走线短，不同类走线间距宽（信号及其回流线、差分线、屏蔽地线除外），过孔少，无环路，回路面积小，无线头；有延时要求的走线，其长度要符合要求；无直角，对关键信号线优先采用圆弧倒角；相邻层信号走线互相垂直或相邻层的关键信号平行布线≤1000MIL；走线线宽无跳变或满足阻抗一致。

在全球范围内，不同国家和地区有着各自的产品安全和 EMC 认证组织及标准。欧美有 CE 认证，美国有 FCC&UL、NEBS 认证，日本是 VCCI 认证，澳大利亚同样是 CE 认证，中国推行 CCC 认证，台湾地区也是 CE 认证。产品认证流程一般包括认证申请，提交认证材料（如认证标准、产品使用手册等），进行产品测试，完成测试报告，最终颁发认证证书并实现产品发布。

对于 EMC 工程师而言，需要掌握八项关键技能。一是熟练掌握 EMC 的基本测试项目以及测试过程，能够准确操作测试设备，获取可靠的测试数据；二是深入了解产品对应的 EMC 标准，以便在产品设计和测试过程中确保符合标准要求；三是具备产品的 EMC 整改定位思路，当产品测试不通过时，能够迅速分析问题并找到有效的整改措施；四是熟悉产品的各种认证流程，保障产品顺利通过认证；五是拥有扎实的产品硬件知识，对电路（主控、接口等）有深入了解，能够从电路设计层面优化产品的 EMC 性能；六是熟练掌握 EMC 设计整改元器件（如电容、磁珠、滤波器、电感、瞬态抑制器件等）的使用，根据不同的干扰情况选择合适的元器件进行设计和整改；七是掌握产品结构屏蔽设计技能，合理设计屏蔽结构，提高产品的抗干扰能力；八是清楚 EMC 设计如何介入产品各个研发阶段流程，从产品的最初设计阶段就充分考虑 EMC 因素，避免后期出现难以整改的问题。

在这个电子技术日新月异的时代，电磁兼容性（EMC）的重要性愈发凸显。它不仅关乎单个电子设备的稳定运行，更影响着整个电子生态系统的和谐共生。通过对 EMC 从基础理论到实践应用各方面的深入了解，无论是电子设备的设计者、生产者，还是使用者，都能更好地应对电磁干扰带来的挑战，推动电子技术朝着更加稳定、高效的方向发展。随着科技的不断进步，相信 EMC 领域也将持续创新，为我们创造更加优质的电磁环境。

更多资讯内容，详见文章