『从射频信号完整性到电源完整性』由VRM调制的模拟输出信号

发布时间：2025-09-25 13:06:29

来源：RF技术社区 (https://rf.eefocus.com)

分享到：

Qorvo首席系统工程师/高级管理培训师 Masashi Nogawa将通过《从射频信号完整性到电源完整性》这一系列文章，与您探讨射频（RF）电源的相关话题，以及电源轨可能对噪声敏感的RF和信号链应用构成的挑战。这篇文章是本系列文章的最后一篇，将探讨射频（RF）或模拟电子元件的输出噪声信号如何受其电源轨扰动的影响，这些电源轨通常由电压调节模块（VRM）进行调节。

在半导体元件中，电源轨连接到模拟输入和输出端口。因此，这些电源轨上的任何扰动都可能使正在处理的RF或模拟信号失真。为了量化并系统地描述这种效应，人们经常使用电源调制比（PSMR）的概念。然而，本文重点关注一种更易理解的方法，通过一系列简单且易于可视化的例子来说明电源电压变化的影响。

注入（噪声）信号至VRM输出的技术

关于此主题的优秀文献有很多。在本文中，我们采用了一种类似但略有修改的方法。具体而言，我们使用了具有以下参数的调频（FM）正弦波：

中心频率：10kHz
调制范围：±1kHz
三角频率扫描：100Hz重复率

此类FM信号非常适合于可视化与PSMR相关的现象；因为在我们的设置下，它在9kHz至11kHz间提供了一个平坦的峰值。虽然理想情况下应使用无调制的单音信号进行精确的PSMR表征，但我们的目标是利用易于理解的例子来说明这一概念。为此，新增的FM正弦波增强了可视化效果。

设备

作为参考，本文中的所有实验均使用了以下设备：

Keysight E5052B：源信号分析仪（SSA）

Keysight 33220A：任意波形发生器（AWG）

泰克MSO64：示波器

实验-1：125MHz时钟源

在第一个例子中，我们研究了一个125MHz的时钟源。通过故意向3.3V电源注入噪声，我们预期会观察到其相位噪声的增加。

本实验针对的是低功耗、高阻抗时钟生成电路。因此，即使3.3V电源上的微小扰动，也可能对其相位噪声产生显著影响。这与本文后面提到的实验2（涉及低阻抗节点操作）形成对比。

感谢Picotest提供的VRTS3（电压调节器测试标准，第3版）演示板用于本次实验。板载的125MHz时钟源（高亮显示为绿色电路块）作为我们的被测设备（DUT）。

实验-1：125MHz时钟源

准备工作：电源线噪声注入

为了向125MHz时钟设备提供3.3V电源轨，同时叠加我们的调频信号，我们使用了经过定制改装的极低噪声低压差线性稳压器（LDO）模块。在此LDO模块上，台式任意波形发生器（AWG）的信号输出连接到LDO的降噪（NR）引脚。我们并未使用标准降噪功能，而是重新利用NR引脚注入噪声信号（请注意，市场上有很多商用“线路注入器”产品可供选择）。

在测量125MHz时钟DUT之前，我们首先使用FM信号注入对LDO进行表征。图13-1显示了LDO的噪声测量设置；其置于金属外壳内，以最大限度地减少外部干扰。