小间距QFN封装PCB设计串扰抑制分析

分享到:

一、引言

随着电路设计高速高密的发展趋势,QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8Gbps及 以上的高速应用更应该注意避免此类问题,为高速数字传输链路提供更多裕量。本文针对PCB设计中由小间距QFN封装引入串扰的抑制方法进行了仿真分析,为 此类设计提供参考。

二、问题分析

在PCB设计中,QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装,需要在扇出区域注意微带线之间的距离以及并行走线的长度。图1是一个0.5 pitch QFN封装的尺寸标注图。

0.5 pitch QFN封装尺寸标注图

图1、0.5 pitch QFN封装尺寸标注图

图2是一个使用0.5mm  pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计:

QFN封装PCB设计TOP层走线

图2、QFN封装PCB设计TOP层走线

差分线走线线宽/线距为:8/10,  走线距离参考层7mil,板材为FR4.

PCB差分走线间距与叠层

图3、PCB差分走线间距与叠层

从上述设计我们可以看出,在扇出区域差分对间间距和差分对内的线间距相当,会使差分 对间的串扰增大。

图4是上述设计的差分模式的近端串扰和远端串扰的仿真结果,图中D1~D6是差分端口。

差分模式端口定义及串扰仿真结果

图4、差分模式端口定义及串扰仿真结果

从 仿真结果可以看出,即使在并行走线较短的情况下,差分端口D1对D2的近端串扰在5GHz超过了-40dB,在10GHz达到了-32dB,远端串扰在 15GHz达到了-40dB。对于10Gbps及以上的应用而言,需要对此处的串扰进行优化,将串扰控制到-40dB以下。

三、优化方案分析

对于PCB设计来说,比较直接的优化方法是采用紧耦合的差分走线,增加差分对间的走线间距,并减小差分对之间的并行走线距离。

图5是针对上述设计使用紧耦合差分线进行串扰优化的一个实例:

紧耦合差分布线图

图5、紧耦合差分布线图

图6是上述设计的差分模式的近端串扰和远端串扰的仿真结果:

紧耦合差分端口定义及串扰仿真结果

图6、紧耦合差分端口定义及串扰仿真结果

从优化后的仿真结果可以看出,使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小4.8~6.95dB。远端串扰在5G~20G的频率范围内减小约1.7~5.9dB。

  2.5G 5G 10G 15G
原设计 38.874 34.704 31.883 29.818
紧耦合 44.452 41.657 37.416 34.624
优化结果 5.578 6.953 5.533 4.806

表一  近端串扰优化统计

  2.5G 5G 10G 15G
原设计 61.341 53.137 45.932 40.465
紧耦合 59.667 56.697 47.643 46.359
优化结果 -1.674 3.56 1.711 5.894

表二  远端串扰优化统计

除了在布线时拉开差分对之间的间距并减小并行距离之外,我们还可以调整差分线走线层和参考平面的距离来抑制串扰。距离参考层越近,越有利于抑制串扰。在采用紧耦合走线方式的基础上,我们将TOP层与其参考层之间的距离由7mil调整到4mil。

叠层调整示意图

图7、叠层调整示意图

根据上述优化进行仿真,仿真结果如下图:

叠层调整后串扰仿真结果

图8、叠层调整后串扰仿真结果

值得注意的是,当我们调整了走线与参考平面的距离之后,差分线的阻抗也随之发生变化,需要调整差分走线满足目标阻抗的要求。芯片的SMT焊盘距离参考平面距离变小之后阻抗也会变低,需要在SMT焊盘的参考平面上进行挖空处理来优化SMT焊盘的阻抗。具体挖空的尺寸需要根据叠层情况进行仿真来确定。

叠层调整后QFN焊盘阻抗优化示意图

图9、叠层调整后QFN焊盘阻抗优化示意图

从仿真结果可以看出,调整走线与参考平面的距离后,使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小8.8~12.3dB。远端串扰在0~20G范围内减小了2.8~9.3dB。

  2.5G 5G 10G 15G
原设计 38.874 34.704 31.883 29.818
紧耦合 44.452 41.657 37.416 34.624
紧耦合+减小与参考面距离  
51.222
 
46.767
 
41.878
 
38.624
最终优化结果 12.348 12.063 9.995 8.806 

表三  近端串扰优化统计

  2.5G 5G 10G 15G
原设计 61.341 53.137 45.932 40.465
紧耦合 59.667 56.697 47.643 46.359
紧耦合+减小与参考面距离  
64.141
 
59.44
 
52.017
 
49.796
最终优化结果 2.8 6.303 6.085 9.331

表四  远端串扰优化统计

四、结论

通过仿真优化我们可以将由小间距QFN封装在PCB上引起的近端差分串扰减小8~12dB,远端串扰减小3~9dB,为高速数据传输通道提供更多裕量。本文涉及的串扰抑制方法可以在制定PCB布线规则和叠层时综合考虑,在PCB设计初期避免由小间距QFN封装带来的串扰风险。

继续阅读
高压阻抗调谐指南

移动手机天线设计人员面临着许多挑战:不断增加频段覆盖范围的要求,极具挑战的行业设计限制以及不断缩小的天线安装空间。设计人员通过使用孔径和阻抗调谐器可以解决这些问题。然而,并不是任何孔径或阻抗调谐器都可以使用。当今的许多应用都需要使用更稳定、可靠的调谐产品,才能完全满足设计需求。.

高压阻抗调谐快速指南

移动手机天线设计人员面临着许多挑战:不断增加频段覆盖范围的要求,极具挑战的行业设计限制以及不断缩小的天线安装空间。设计人员通过使用孔径和阻抗调谐器可以解决这些问题。然而,并不是任何孔径或阻抗调谐器都可以使用。当今的许多应用都需要使用更稳定、可靠的调谐产品,才能完全满足设计需求。.

RF无线射频电路设计中5年经验汇总

射频(RF)PCB设计,在目前公开出版的理论上具有很多不确定性,常被形容为一种“黑色艺术”。通常情况下,对于微波以下频段的电路(包括低频和低频数字电路),在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。对于微波以上频段和高频的PC类数字电路。则需要2~3个版本的PCB方能保证电路品质。而对于微波以上频段的RF电路.则往往需要更多版本的:PCB设计并不断完善,而且是在具备相当经验的前提下。由此可知RF电路设计上的困难。

关于射频板PCB的布局、布线原则

作为一名有逼格的 PCB 设计工程师,一般 PCB 的布局布线规则大家肯定都已经了然于心了。不过,对于射频板 PCB 的设计规则,大家是否也都清楚呢?

微波电路及其PCB设计

对于高频电路设计,当前已经有了很好的CAD类软件,其强大的功能足以克服人们在设计经验方面的不足及繁琐的参数检索与计算,再配合功能强大的网络分析仪,按理应该是稍具经验者便能完成质量较好的射频部件。但是,实际中却不是这回事。