搜索
查看: 151|回复: 0

[分享] SiC外延技术分析

[复制链接]

156

主题

158

帖子

655

积分

高级会员

Rank: 4

积分
655
发表于 2024-5-21 18:05:04 | 显示全部楼层 |阅读模式
与传统硅功率器件制作工艺不同,SiC功率器件的制备需建立在具有一定掺杂浓度的同质外延漂移层上,因此SiC外延生长技术是SiC功率器件制备的的核心技术之一,外延质量和缺陷率将直接影响SiC器件的性能和成品率。iC同质外延生长主要有化学气相沉积技术(CVD)、液相外延技术(LPE)和分子束外延(MBE)等,目前MOCVD已成为 SiC 外延生长的主流技术,相较之下,它具有较高生长速率、厚度精确控制、SiC原位掺杂等多种优点。


4°偏角台阶控制外延法可以解决多型体的问题,是早期实现SiC外延制备的突破性技术,但外延速率较低,随后TCS法成为了SiC外延的主要工艺,它采用了三氯氢硅(TCS)作为硅源,相比常规硅源,其外延速率提高了10倍以上,还可以抑制硅滴的形成,外延质量更高。


目前,在中低压应用领域(600V—1200V)SiC功率器件的外延生长已经比较成熟,甚至1500V—2200V的SiC外延也已开始规模量产,许多企业的厚度均匀性、掺杂浓度均匀性以及缺陷分布可以做到相对较优的水平,基本可以满足中低压SiC二极管、SiC MOSFET等器件需求。但中高压SiC外延片需要攻克的难关还很多,例如万伏级SiC器件通常的外延层厚度达到100μm左右,厚度和掺杂浓度均匀性控制就变得愈发困难。


除了厚度和掺杂均匀性外,SiC同质外延生长还重点关注缺陷调控。由于SiC外延的质量对器件的性能影响是非常大的,而外延的质量又受到SiC晶体和衬底的影响。现阶段,SiC晶体缺陷(微管、BPD、TSD等)已得到很好控制,而衬底在切磨抛等加工过程中引入的缺陷却不容易消除。为了减少加工带来的衬底缺陷及损伤,目前主流的外延工艺方法是采用:刻蚀(Etch)+缓冲层(Buffer)+外延层生长(EPI layer)的生长方法,此外还需要对其他放进行调控以减少外延缺陷。


AECQ-101中SiC MOSFET相关的测试类型有:高温反向偏置(HTRB)、高温栅极偏置(HTGB)、温度循环(TC)和高湿高温反向偏压(H3TRB)。对于SiC器件,通常需要额外的测试,例如体二极管可靠性(连续和脉冲)、动态栅极应力测试、扩展热循环测试(TCY)和功率循环寿命测试,以确保器件质量。


SiC器件的生产制造具有很多挑战,相较于硅基器件,它需要开发新的高温制造工艺,高温氧化、高温离子注入、高温退火、欧姆接触形成和新的界面钝化方案等,这些工艺会对器件的可靠性造成影响,通常会引发栅氧可靠性、阈值电压漂移、体二极管退化以及dv/dt、di/dt失效问题。未经优化的SiC模块,其寿命仅为硅基IGBT的30%左右(同等电流条件下),因此SiC功率器件产品在投入市场前,需要对SiC器件和模块的众多关键静态特性和动态特性进行可靠性测试。


SiC功率半导体的主要可靠性测试项目包括:HTRB、HTGB、H3TRB、TC、AC/PCT和IOL等。通常来说,工规测试通常要求测试77颗SiC器件,允许的失效数量为1-2颗,而车规测试要求的测试器件数量通常要比工规多3倍,而且必须100%合格,甚至会追加ESD、破坏性等测试项目。

回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /3 下一条

Archiver|手机版|小黑屋|RF技术社区

GMT+8, 2024-6-17 23:00 , Processed in 0.060030 second(s), 5 queries , MemCache On.

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.

快速回复 返回顶部 返回列表