一文了解 SPI通讯

eefocus_3923837

大家好，我今天想和大家分享一下关于SPI通讯的知识。SPI（SerialPeripheral Interface）是一种串行外设接口协议，常用于微控制器与外部设备之间的通信。它具有简单、高效、灵活等特点，在嵌入式系统中得到了广泛应用。通过本文，我将详细介绍SPI通讯的工作原理、信号传输方式、时序图以及应用实例，希望能够帮助大家更好地理解和应用SPI通讯技术。让我们一起来深入了解SPI通讯吧！

SPI 的硬件连接

1. 对于SPI主机总线上是可以挂1个或者多个从机设备。

2. 主机通过片选CS信号选择从机设备。

     

SPI的数据和控制线（CS 、SDO、SDI、SCLK）

1.CS(chip select)片选，又叫从选（slaveselect），用于选择从机设备，由主机来驱动，片选信号低，SPI开始通讯。

2. SDO/SDI(serialdata out/serial data in），串行数据输入和串行数据输出数据线，用于传输数据。描述了主从系统之间的数据流关系的名称:MOSI（Master Out Slave In）=主输出从输入，对应SDI；MISO（Master In Slave Out .）=主输出从输出对应SDO。

3.SCLK (serial clock)：串行时钟，由SPI主控驱动的方波。SPI总线上SDO和SDI上的数据相对于控制数据锁存的SCLK信号具有时序性。

SPI数据锁存

1. SPI数据锁存于SCLK的上升沿或下降沿上。

2. 锁存于的边缘数据称为临界沿。

3. 下图说明了锁存逻辑1在上升沿上，逻辑0在下降沿上。

      

SPI读时序

1．上升沿锁存数据。

2．主机输出写入从设备(相对于从设备的SDI)。

3．主机拉低CS到0V，激活从设备SPI总线。

4．数据在SCLK的上升沿从MSB到LSB被锁存。

5．最终完成的SPI读取的数据是二进制1011001   。               

SPI模式

CPHA(clock phase)时钟相位：定义数据锁存在（SCLK）时钟的上升沿还是下降沿，0表示上升沿锁存，1表示下降沿锁存。

CPOL(clock polarity) 时钟极性：定义（SCLK）时钟在SPI帧之间是高空闲还是低空闲。CPOL = 0低空闲，CPOL = 1高空闲。

阅读全文