答:各个PCB板子相互连接之间的信号或电源在动作时,例如A板子有电源或信号送到B板子,一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏感信号的影响。
答:IC受到的电磁干扰,主要是来自静电(ESD)。解决IC免受ESD干扰,一方面在布板时候要考虑ESD(以及EMI)的问题,另一方面要考虑增加器件进行ESD保护。目前有两种器件 :压敏电阻(Varistor)和瞬态电压抑制器TVS(Transient Voltage Suppressor)。前者由氧化锌构成,响应速度相对慢,电压抑制相对差,而且每受一次ESD冲击,就会老化, 直到失效。而TVS是半导体制成,响应速度快,电压抑制好,可以无限次使用。从成本角度看,压敏电阻成本要比TVS低。
81、EMC问题目前解决还处于外围电路、PCB、以及结构屏蔽解决,其实EMC问题本身还与芯片内部的设计 互连布线有关。下面这个问题就是一例:我在做一SOC芯片的封装设计,封装形式是PBGA,面向的PCB有 四层: signal-ground-power-signal。 在进行封装直球排布时我遇到一个问题:通常为了给信号有好的电流回流通路,减轻power/ground bounce, 会在高速信号区域中按一定比例方式插入power/ground直球。我参考过intel的一些北桥或是memory control hub的封装直球分布实例,在DDR信号(高速信号)区域有的实例插入了power和ground直球, 有的实例只插入了ground直球。在我看来因为DDR信号接口采用SSTL_2规范,使用的是CMOS输出电路,应该power和ground bounce都存在的,需要在DDR区域插入等比例的power和ground直球。所以对于 只插入了ground直球的实例我不是很理解。
我查了一些资料,有一篇文章这么说: most return current for a transmission line travels on the nearest reference plane regardless of the direction of current on the trace. It matters not whether the signal transitions from high-to-low or low-to-high, the return current travels on the nearest reference plane. 按照文章的意思,似乎噪声电流不在乎通过power plane或是ground plane流走。为什么会这样呢?